Intel Pentium – Nationalbibliothek. N. E. Bauman

Prozessorfamilie Intel Pentium Produktion: von 1993 bis 1999 Hersteller: Intel CPU-Frequenz: 60-300 MHz FSB-Frequenz: 50-66 MHz Produktionstechnologie:
800-250 nm Befehlssätze: IA-32, MMX Anschlüsse: Kerne:

P54CS
Tillamook

Pentium(ausgesprochen Pentium) - Warenzeichen mehrere Generationen von Mikroprozessoren der x86-Familie, hergestellt von der Intel Corporation seit dem 22. März 1993. Der Pentium ist Intels Prozessor der fünften Generation und ersetzt den Intel 80486 (oft einfach als 486 bezeichnet).

Geschichte

Modelle

Zunächst (22. März 1993) wurden nur zwei Modelle vorgestellt, die auf dem P5-Kern mit Frequenzen von 60 und 66 MHz basierten. Später kamen leistungsstärkere Pentium-Prozessoren auf den Markt, die auf verbesserten Kernen basierten. Darüber hinaus wurden mobile Versionen von Prozessoren und Pentium OverDrive-Prozessoren vorgestellt.

Pentium-Prozessoren für Desktop-Computer(Desktop)

Kernel-Codename	P5		P54C			P54CS					P55C
Technischer Prozess, nm	800		600			350
Kerntaktfrequenz, MHz	60	66	75	90	100	120	133	150	166	200	166	200	233
Angekündigt	23. März 1993		10. Oktober 1993	7. März 1994		27. März 1995	12. Juni 1995	4. Januar 1996		10. Juni 1996	8. Januar 1997		2. Juni 1997

P5

Die einzigen beiden Modelle der Pentium-Prozessoren der ersten Generation mit Kerntaktraten von 60 und 66 MHz wurden am 23. März 1993 angekündigt.

Der Prozessor wurde in einem 273-Pin-CPGA-Gehäuse hergestellt, auf dem Motherboard im Sockel 4-Prozessorsockel installiert und benötigte eine 5-V-Stromversorgung. Die Systembusfrequenz (FSB) entsprach der Kernfrequenz, also dem Kern Der Multiplikator betrug 1,0.

Alle Pentium-Prozessoren gehören zur SL Enhanced-Klasse – das bedeutet, dass sie über ein SMM-System verfügen, das den Stromverbrauch senkt. Der Second-Level-Cache befand sich auf der Hauptplatine und konnte bis zu 1 MB groß sein. Frühe Versionen von Prozessoren mit Frequenzen von 60–100 MHz (P5- und P54C-Kerne) hatten einen Fehler im mathematischen Coprozessormodul, der in seltenen Fällen zu einer Verschlechterung der Genauigkeit der Divisionsoperation führte. Dieser Fehler wurde 1994 entdeckt und als „Pentium FDIV-Bug“ bekannt.

Prozessoren auf Basis des P5-Kerns wurden in einer 800-Nanometer-Prozesstechnologie mit bipolarer BiCMOS-Technologie hergestellt. Der Prozessor enthält 3,1 Millionen Transistoren und die Kernchipgröße beträgt 294 mm². Der Pentium 66 verbraucht einen Strom von 3,2 A und hat eine Leistung von 16 W, was den Einbau eines zusätzlichen Lüfters erforderte. Die Herstellung solcher Prozessoren erwies sich als sehr schwierig und der Anteil an verwendbaren Kristallen erwies sich als zu gering. Viele Experten rieten angesichts der zahlreichen Mängel (siehe: F0 0f c7 c8) der Pentium-Prozessoren der ersten Generation vom Kauf dieser Modelle ab. Die Produktion musste vorübergehend eingestellt werden. Bald begann jedoch die Produktion verbesserter Prozessoren auf Basis des P54C-Kerns.

P54C

Die Pentium-Prozessoren der zweiten Generation nutzen Taktmultiplikation und sind schneller als der Systembus. Ein Multiplikator wird verwendet, um anzugeben, wie oft die Taktfrequenz des Prozessorkerns größer als die Systembusfrequenz ist. Bei allen Prozessoren, die auf dem P54C-Kern basieren, beträgt der Multiplikator 1,5.

P54CS

Die ersten auf diesem Kern basierenden Prozessoren wurden am 27. März 1995 veröffentlicht. Im Wesentlichen handelt es sich bei diesem Kern um einen P54C-Kern, der mit der 350-nm-Bipolar-BiCMOS-Technologie hergestellt wurde, was es ermöglichte, die Größe des Kernchips auf 91 mm² (Pentium 120- und 133-Prozessoren) zu reduzieren, aber aufgrund der Kernoptimierung bald seine Größe wurde bei gleicher Transistoranzahl auf bis zu 83 mm² reduziert. Gleichzeitig verbrauchte der Pentium 200 einen Strom von 4,6 A und seine maximale Energieabgabe (Wärmeabgabe) betrug 15,5 W.

P55C

Am 8. Januar 1997 wurden Pentium-Prozessoren auf Basis des P5-Kerns der dritten Generation (P55C) veröffentlicht. Das Intel R&D Center in Haifa (Israel) hat dem P55C-Kern einen neuen Befehlssatz namens MMX (MultiMedia eXtension) hinzugefügt, der die Computerleistung bei Multimedia-Anwendungen deutlich steigert (von 10 bis 60 %, je nach Optimierung). Aus diesem Grund werden diese Prozessoren Pentium mit MMX-Technologie genannt (normalerweise abgekürzt als Pentium MMX). Der neue Prozessor enthält ein MMX-Gerät mit Pipeline-Befehlsverarbeitung, der L1-Cache wird auf 32 KB erhöht (16 KB für Daten und 16 KB für Anweisungen). Besteht aus neuer Prozessor aus 4,5 Millionen Transistoren und wird in fortschrittlicher 280-Nanometer-CMOS-Technologie unter Verwendung von Siliziumhalbleitern hergestellt, arbeitet mit einer Spannung von 2,8 V. Die maximale Stromaufnahme beträgt 6,5 A, die Wärmeableitung beträgt 17 W (für Pentium 233 MMX). Die Kristallfläche von Pentium MMX-Prozessoren beträgt 141 mm². Die Prozessoren wurden in einem 296-Pin-CPGA- oder PPGA-Gehäuse für Sockel 7 produziert.

Pentium OverDrive

Es wurden mehrere Generationen des Pentium OverDrive veröffentlicht.

1995 wurde der erste Pentium OverDrive veröffentlicht (auf dem P24T-Kern). Es war für den Einbau in Sockel 2 oder Sockel 3 konzipiert und arbeitete mit einer Versorgungsspannung von 5 V, d. h. es diente zur Aufrüstung von Systemen mit 486-Prozessor ohne Austausch des Motherboards. Darüber hinaus verfügte dieser Prozessor über alle Funktionen Pentium-Prozessor erste Generation (auf P5-Kern). Es wurden zwei Modelle herausgebracht, die mit Frequenzen von 63 und 83 MHz arbeiteten, das ältere verbrauchte einen Strom von 2,8 A und hatte eine Verlustleistung von 14 W. Aufgrund der hohen Kosten wurde dieser Prozessor vor seinem Erscheinen aufgegeben. Und obwohl diese Prozessoren nach einiger Zeit (4. März 1996) durch Pentium ODP5V mit Frequenzen von 120 und 133 MHz ersetzt wurden, basierend auf dem P5T-Kern (im Wesentlichen ein P54CS-Kern), erlangten sie auch keine Popularität.
Am 4. März 1996 wurde die nächste Version von Pentium OverDrive veröffentlicht – Pentium ODP3V – basierend auf dem P54CT-Kern. Dieser Kern basiert auf dem P54CS-Kern. Der Prozessor wurde in einem 320-Pin-CPGA-Gehäuse für Sockel 5 oder Sockel 7 produziert.
Am 3. März 1997 wurden zwei Pentium ODPMT-Modelle (mit Frequenzen von 150 und 166 MHz) veröffentlicht, die auf dem P54CTB-Kern (analog zum P55C) basieren. Später, am 4. August 1997, wurden zwei weitere Modelle auf demselben Kern (mit Frequenzen von 180 und 200 MHz) veröffentlicht. Sie wurden in 320-Pin-CPGA-Gehäusen hergestellt und waren für Sockel 5 oder Sockel 7 (Pentium ODPMT-200 MMX – nur Sockel 7) konzipiert.

Tillamook

Auf diesem Kern basierende Prozessoren waren für Laptop-Computer gedacht und wurden in den sogenannten verwendet. „mobiles Modul“ MMC-1 Mobilmodul-Anschluss mit 280 zusammengearbeiteten Pins Intel-Chipsatz 430 TX und 512 KB Cache-Speicher auf dem Motherboard. Der Tillamook-Kern (benannt nach einer Stadt in Oregon, USA) ist ein P55C-Kern mit niedrigerer Spannung – das 300-MHz-Modell arbeitete mit 2,0 V, verbrauchte 4,5 A und verbrauchte 8,4 W. Ältere Modelle (mit einer Frequenz von 233, 266 und 300 MHz) wurden in einer 250-nm-Prozesstechnologie hergestellt und hatten eine Kristallfläche von 90 mm²; es gab auch Versionen mit einer Kernfrequenz von 166 MHz. Es wurden die Modelle 200 und 233 hergestellt ab August 1997, Modell 266 ab Januar 1998, und das Spitzenmodell der Linie wurde im Januar 1999 eingeführt.

(oft einfach 486 genannt).

Enzyklopädisches YouTube

1 / 4

Warum gab es Pentium 2 auf Karten? | Nostalgie-Nerd

Pentium vs. 486 PC (1993)

Bewaffnet und entwaffnet von einer Pentium 4-CPU, praktische Übung für einen Informatikstudenten.

Warum Pentium 486 in den Arsch tritt (Pipelines & Cache) | Nostalgie-Nerd

Untertitel

Geschichte

Prozessoren auf Basis des P5-Kerns wurden in einer 800-Nanometer-Prozesstechnologie mit bipolarer BiCMOS-Technologie hergestellt. Der Prozessor enthält 3,1 Millionen Transistoren und die Kernchipgröße beträgt 294 mm². Der Pentium 66 verbraucht einen Strom von 3,2 A und hat eine Leistung von 16 W, was den Einbau eines zusätzlichen Lüfters erforderte. Die Herstellung solcher Prozessoren erwies sich als sehr schwierig und der Anteil an verwendbaren Kristallen erwies sich als zu gering. Viele Experten wiesen auf die zahlreichen Mängel (siehe: F0 0f c7 c8) der Pentium-Prozessoren der ersten Generation hin und rieten vom Kauf dieser Modelle ab. Die Produktion musste vorübergehend eingestellt werden. Bald begann jedoch die Produktion verbesserter Prozessoren auf Basis des P54C-Kerns.

P54C

P54CS

P55C

Am 8. Januar 1997 wurden Pentium-Prozessoren auf Basis des P5-Kerns der dritten Generation (P55C) veröffentlicht. Das Intel R&D Center in Haifa (Israel) hat dem P55C-Kern einen neuen Befehlssatz namens MMX (MultiMedia eXtension) hinzugefügt, der die Computerleistung bei Multimedia-Anwendungen deutlich steigert (von 10 bis 60 %, je nach Optimierung). Aus diesem Grund werden diese Prozessoren als Pentium mit MMX-Technologie bezeichnet (normalerweise abgekürzt als Pentium MMX). Der neue Prozessor enthält ein MMX-Gerät mit Pipeline-Befehlsverarbeitung, der L1-Cache wird auf 32 KB erhöht (16 KB für Daten und 16 KB für Anweisungen). Der neue Prozessor besteht aus 4,5 Millionen Transistoren und wird in fortschrittlicher 280-Nanometer-CMOS-Technologie unter Verwendung von Siliziumhalbleitern hergestellt, arbeitet mit einer Spannung von 2,8 V. Die maximale Stromaufnahme beträgt 6,5 A, die Wärmeableitung beträgt 17 W (für Pentium 233 MMX). Die Kristallfläche von Pentium MMX-Prozessoren beträgt 141 mm². Die Prozessoren wurden in einem 296-Pin-CPGA- oder PPGA-Gehäuse für Sockel 7 produziert.

Pentium OverDrive

Es wurden mehrere Generationen des Pentium OverDrive veröffentlicht.

1995 wurde der erste Pentium OverDrive veröffentlicht (auf dem P24T-Kern). Es war für den Einbau in Sockel des Typs Socket 2 oder Socket 3 konzipiert und arbeitete mit einer Versorgungsspannung von 5 V, d. h. es wurde für die Aufrüstung von Systemen mit dem 486-Prozessor ohne Austausch des Motherboards verwendet. Darüber hinaus verfügte dieser Prozessor über alle Funktionen des Pentium-Prozessors der ersten Generation (auf dem P5-Kern). Es wurden zwei Modelle herausgebracht, die mit Frequenzen von 63 und 83 MHz arbeiteten, das ältere verbrauchte einen Strom von 2,8 A und hatte eine Verlustleistung von 14 W. Aufgrund der hohen Kosten wurde dieser Prozessor vor seinem Erscheinen aufgegeben. Und obwohl diese Prozessoren nach einiger Zeit (4. März 1996) durch Pentium ODP5V mit Frequenzen von 120 und 133 MHz ersetzt wurden, basierend auf dem P5T-Kern (im Wesentlichen ein P54CS-Kern), erlangten sie auch keine Popularität.
Am 4. März 1996 wurde die nächste Version von Pentium OverDrive veröffentlicht – Pentium ODP3V – basierend auf dem P54CT-Kern. Dieser Kern basiert auf dem P54CS-Kern. Der Prozessor wurde in einem 320-Pin-CPGA-Gehäuse für Sockel 5 oder Sockel 7 produziert.
Am 3. März 1997 wurden zwei Pentium ODPMT-Modelle (mit Frequenzen von 150 und 166 MHz) auf den Markt gebracht, die auf dem P54CTB-Kern (analog zum P55C) basieren. Später, am 4. August 1997, wurden zwei weitere Modelle auf demselben Kern (mit Frequenzen von 180 und 200 MHz) veröffentlicht. Sie wurden in 320-Pin-CPGA-Gehäusen hergestellt und waren für Sockel 5 oder Sockel 7 (Pentium ODPMT-200 MMX – nur Sockel 7) konzipiert.

Tillamook

Auf diesem Kern basierende Prozessoren waren für Laptop-Computer gedacht und wurden in den sogenannten verwendet. Der „Mobile Module“ MMC-1 Mobile Module Connector mit 280 Pins arbeitete mit dem Intel 430 TX Chipsatz zusammen und verfügte über 512 KB Cache-Speicher auf dem Motherboard. Der Tillamook-Kern (benannt nach einer Stadt in Oregon, USA) ist ein P55C-Kern mit niedrigerer Spannung – das 300-MHz-Modell arbeitete mit 2,0 V, verbrauchte 4,5 A und verbrauchte 8,4 W. Ältere Modelle (mit einer Frequenz von 233, 266 und 300 MHz) wurden in einer 250-nm-Prozesstechnologie hergestellt und hatten eine Kristallfläche von 90 mm²; es gab auch Versionen mit einer Kernfrequenz von 166 MHz. Es wurden die Modelle 200 und 233 hergestellt ab August 1997, Modell 266 ab Januar 1998, und das Spitzenmodell der Linie wurde im Januar 1999 eingeführt.

In etwas mehr als 10 Jahren ihres Bestehens haben die Pentium-Prozessoren von Intel einen langen Weg zurückgelegt. Allein die Taktfrequenz hat sich um mehr als das 53-fache erhöht, von 60 MHz auf 3200 MHz. Intel ist auch der Autor vieler Entwicklungen, die später von Unternehmen wie AMD und VIA genutzt wurden.

In nur diesen 10 Jahren wurden die folgenden Prozessorfamilien veröffentlicht:

1993 – Intel Pentium
1995 – Intel Pentium PRO
1997 – Intel Pentium MMX
1997 – Intel Pentium II
1999 – Intel Pentium!!!
2000 – Intel Pentium 4

Schauen wir uns nun jeden von ihnen genauer an.

Alles begann am 22. März 1993. Damals stellte Intel die ersten Prozessoren unter dieser Marke vor Pentium, das viele Jahre lang zum Synonym für das Textverarbeitungsprogramm wurde.

Es war der erste Prozessor mit einer Dual-Pipe-Struktur. Hatte einen Codenamen P5. Hatte Taktraten 60 und 66 MHz. Die Busfrequenz stimmte mit der Prozessortaktfrequenz überein. Die Prozessoren enthielten mehr als 3,1 Millionen Transistoren und wurden mit der 0,80-Mikrometer-Technologie und später mit 0,60-Mikrometer-Technologie hergestellt. Die Größe des L1-Cache der ersten Ebene betrug 16 KB – 8 KB für Daten und 8 KB für Anweisungen, während sich der Cache der zweiten Ebene auf dem Motherboard befand und ein Volumen von bis zu 1 MB haben konnte. Der Prozessor wurde für den Sockel 4-Anschluss hergestellt.

Ein Jahr später, im März 1994, veröffentlichte Intel den Pentium der zweiten Generation (Core). P54).

Der Prozessor hatte Frequenzen von 75 bis 200 MHz. Busfrequenz 50-66 MHz. Die L1-Cache-Größe bleibt gleich – 16 KB (8 KB für Daten und 8 KB für Anweisungen). Der Second-Level-Cache blieb auf dem Motherboard und konnte ein Volumen von bis zu 1 MB haben. Bei der Herstellung dieses Prozessors verwendet Intel eine fortschrittlichere 0,50-Mikron-Prozesstechnologie. Der Prozessor enthielt mehr als 3,3 Millionen Transistoren. Produziert für Sockel 5, später Sockel 7.

Pentium PRO

1. November 1995, mit der Veröffentlichung des Pentium PRO-Prozessors (Codename P6) hat der Countdown zur sechsten Prozessorgeneration begonnen. Sie unterschieden sich von der Vorgängergeneration durch den Einsatz dynamischer Ausführungstechnologie – Änderungen in der Reihenfolge der Befehlsausführung und der Architektur eines doppelten unabhängigen Busses. Es wurde ein weiterer Bus hinzugefügt, der den Prozessor mit dem Second-Level-Cache verbindet, der im Kern integriert ist. Dadurch wurde erstmals der L2-Cache genutzt, der mit der Prozessorfrequenz arbeitete. Die anfängliche Größe des L2-Cache beträgt 256 KB; am 18. August 1997 erreichte es 1024 KB. Die maximale Größe beträgt 2048 KB. Der Cache der ersten Ebene bleibt gleich: 8 KB + 8 KB. Es hatte Taktfrequenzen von 150, 166, 180, 200 MHz.

Pentium PRO-Prozessoren wurden in SPGA-Gehäusen (Staggered Pin Grid Array) mit Pin-Array hergestellt. In einem Gehäuse wurden zwei Kristalle verbaut – ein Prozessorkern und ein selbstgebauter Second-Level-Cache. Installiert in Sockel 8 mit der Möglichkeit, bis zu 4 Prozessoren für symmetrisches Multiprocessing zu kombinieren. Bus 60-66 MHz. Beim 32-Bit-Computing und Multitasking übertraf er den Pentium deutlich, war ihm bei 16-Bit-Anwendungen jedoch unterlegen. Der 150-MHz-Prozessor wurde mit einer 0,60-Mikrometer-Prozesstechnologie hergestellt, ältere Modelle mit 0,35 Mikrometern. Der Pentium PRO bestand aus mehr als 5,5 Millionen Transistoren, plus 15,5 bis 31 Millionen inklusive Cache. Pentium MMX

Der Prozessor wurde am 8. Januar 1997 veröffentlicht Pentium mit MMX-Technologie(Code Name P55), eine Fortsetzung der Pentium-Reihe, in der erstmals ein neuer Satz von 57 MMX-Befehlen (Multi Media eXtention) implementiert wurde, wodurch die Computerleistung in Multimedia-Anwendungen erheblich gesteigert wurde (von 10 bis 60 %, je nach Optimierung).

Es wurde mit Taktfrequenzen von 166, 200 und 233 MHz produziert. Arbeitete an einem 66-MHz-Bus. Im Vergleich zum Pentium wurde die Größe des First-Level-Caches verdoppelt, die sich auf 32 KB belief. Wie in den Vorgängerversionen wurde ein separater Cache verwendet: 16 KB für Daten und 16 KB für Anweisungen. Es ist erwähnenswert, dass diese Aufteilung (und Größe) des L1-Caches seit vielen Jahren zu einer Art Standard geworden ist. Der Second-Level-Cache blieb wie beim Vorgänger auf der Hauptplatine und konnte ein Volumen von bis zu 1 MB haben. Die Prozessoren wurden in 0,35-Mikron-Technologie hergestellt und bestanden aus 4,5 Millionen Transistoren. Entwickelt für Sockel 7.

Pentium II

Die ersten Prozessoren namens Pentium II erschienen am 7. Mai 1997. Diese Prozessoren kombinieren Pentium PRO-Architektur und MMX-Technologie. Im Vergleich zum Pentium Pro ist die Größe des Primärcaches verdoppelt (16 KB + 16 KB). Der Prozessor nutzt eine neue Gehäusetechnologie – eine Kartusche mit aufgedrucktem Randstecker, der den Systembus trägt: S.E.C.C (Single Edge Contact Cartridge). Es wurde im Slot-1-Design produziert, was natürlich ein Upgrade alter Mainboards erforderte. Eine Kassette mit den Maßen 14 x 6,2 x 1,6 cm enthält einen Prozessorkernchip (CPU Core), mehrere Chips, die den sekundären Cache implementieren, sowie diskrete Hilfselemente (Widerstände und Kondensatoren).

Dieser Ansatz kann als Rückschritt betrachtet werden – Intel hatte bereits die Technologie entwickelt, einen Second-Level-Cache in den Kern zu integrieren. Aber auf diese Weise war es möglich, Speicherchips von Drittherstellern zu verwenden. Intel hielt diesen Ansatz einst für vielversprechend für die nächsten 10 Jahre, gab ihn jedoch nach kurzer Zeit wieder auf.

Gleichzeitig bleibt die Unabhängigkeit des sekundären Cache-Speicherbusses erhalten, der über einen eigenen lokalen Bus eng mit dem Prozessorkern verbunden ist. Die Frequenz dieses Busses betrug die Hälfte der Kernfrequenz. Der Pentium II verfügte also über einen großen Cache, der mit halber Prozessorgeschwindigkeit lief.

Die ersten Pentium-II-Prozessoren (Codename Klamath), das am 7. Mai 1997 erschien, bestand allein im Prozessorkern aus etwa 7,5 Millionen Transistoren und wurde in 0,35-Mikron-Technologie implementiert. Sie hatten Kerntaktraten von 233, 266 und 300 MHz bei einer Systembusfrequenz von 66 MHz. Gleichzeitig lief der sekundäre Cache mit halber Kernfrequenz und hatte ein Volumen von 512 KB. Für diese Prozessoren wurde Slot 1 entwickelt, dessen Signalzusammensetzung dem Sockel 8 für den Pentium Pro sehr ähnlich ist. In Steckplatz 1 können jedoch nur zwei Prozessoren kombiniert werden, um ein symmetrisches Multiprozessorsystem oder ein System mit redundanter Funktionssteuerung (FRC) zu implementieren. Dieser Prozessor ist also ein schnellerer Pentium Pro mit MMX-Unterstützung, jedoch mit eingeschränkter Multiprocessing-Unterstützung.

Am 26. Januar 1998 wurde ein Prozessor der Pentium II-Reihe mit dem Kernnamen veröffentlicht – Deschutet. Aus Klamath zeichneten sich durch einen dünneren technologischen Prozess aus – 0,25 Mikrometer und eine Busfrequenz von 100 MHz. Es hatte Taktfrequenzen von 350, 400, 450 MHz. Es wurde im S.E.C.C-Design hergestellt, das bei älteren Modellen durch S.E.C.C.2 ersetzt wurde – ein Cache auf einer Seite des Kerns und nicht auf beiden, wie bei den Standard-Deschutes, und eine modifizierte Kühlerhalterung. Der letzte offiziell in Pentium II-Prozessoren verwendete Kern, obwohl die neuesten Pentium II 350-450-Modelle mit einem Kern ausgestattet waren, der eher an Katmai erinnerte – natürlich nur mit einem abgespeckten SSE. Die MMX-Unterstützung bleibt bestehen. Der Cache der ersten Ebene ist genauso groß wie 32 KB (16 + 16). Auch der Second-Level-Cache hat sich nicht verändert – 512 KB laufen mit halber Taktung. Der Prozessor bestand aus 7,5 Millionen Transistoren und wurde für den Slot-1-Anschluss produziert.

Pentium II OverDrive- Dies war der Name des Prozessors, der am 11. August 1998 veröffentlicht wurde, um den Pentium PRO auf älteren Prozessoren aufzurüsten Motherboards oh, und arbeiten in Sockel 8).

Hatte einen Codenamen P6T. Hatte eine Frequenz von 333 MHz. Der First-Level-Cache war 16 KB für Daten + 16 KB für Anweisungen groß, der Second-Level-Cache hatte eine Größe von 512 KB und war in den Kernel integriert. Arbeitete mit Prozessorfrequenz. Bus 66 MHz. Enthält 7,5 Millionen Transistoren und wurde mit der 0,25-Mikron-Prozesstechnologie hergestellt. Unterstützt den MMX-Befehlssatz.

Ein neuer Zweig in Richtung Mikroprozessortechnologie für Intel war die Veröffentlichung paralleler Haupt-, „leichter“ und billigerer Optionen. Das ist die Serie Celeron. Am 15. April 1998 rief der erste Prozessor an Celeron und arbeitet mit einer Taktfrequenz von 266 MHz.

Code Name Covington. Bei diesem Prozessor handelt es sich um einen „abgespeckten“ Pentium II. Celeron basiert auf dem Kern Deschutet ohne Second-Level-Cache. Was sich natürlich auf seine Leistung auswirkte. Aber es beschleunigte einfach hervorragend (von eineinhalb auf zwei). Wenn Pentium-Übertaktung II durch die maximale Cache-Frequenz begrenzt war, dann war sie einfach nicht da!

Celeron arbeitete auf einem 66-MHz-Bus und wiederholte alle Hauptmerkmale seines Vorfahren – Pentium II Deschutes: Cache der ersten Ebene – 16 KB + 16 KB, MMX, 0,25 Mikron-Prozesstechnologie. 7,5 Millionen Transistoren. Der Prozessor wurde ohne Schutzkassette hergestellt – ein Design – S.E.P.P (Single Edge Pin Package). Anschluss – Steckplatz 1.

Ab 300 MHz erschienen Celeron-Prozessoren mit einem im Kern integrierten 128 KB großen L2-Cache, der mit der Prozessorfrequenz arbeitete. Code Name - Mendocino. Veröffentlicht am 8. August 1998. Dank des Full-Speed-Cache verfügt es über eine mit dem Pentium II vergleichbare hohe Leistung (bei gleicher Systembusfrequenz). Sie wurden mit Taktfrequenzen von 300 bis 533 MHz produziert. Am 30. November 1998 wurde eine Prozessorversion im P.P.G.A-Design (Plastic Pin Grid Array) veröffentlicht, die im Sockel 370-Anschluss funktionierte.

Bis 433 MHz wurde es in zwei Ausführungen hergestellt: S.E.P.P und P.P.G.A. Eine Zeit lang gab es parallel die Optionen Slot-1 (266 – 433 MHz) und Socket-370 (300A – 533 MHz), am Ende wurde die erste nach und nach durch die letztere ersetzt.

Der neue Celeron war ein Schritt in Richtung Pentium!!!, da er aber auf einem 66-MHz-Bus lief, konnte er nicht alle Vorteile des integrierten High-Speed-Cache ausspielen. Da der Cache in den Kern integriert wurde, erhöhte sich die Anzahl der Transistoren, aus denen der Prozessor besteht, erheblich – 19 Millionen. Der technische Prozess blieb gleich – 0,25 Mikrometer.

Für leistungsstarke Computer beabsichtigte Familie Xeon. Pentium II Xeon ist eine Serverversion des Pentium II-Prozessors, der den Pentium PRO ersetzte. Mit Kern produziert Deschutet und unterschied sich vom Pentium II durch seinen schnelleren (Full-Speed) und größeren (es gibt Optionen mit 1 oder 2 MB) Second-Level-Cache und Design. Er wurde im S.E.C.C-Design für Steckplatz 2 hergestellt. Dies ist ebenfalls ein Randstecker, jedoch mit 330 Kontakten, einem VRM-Spannungsregler und einem EEPROM-Speichergerät. Kann in Multiprozessorkonfigurationen arbeiten. Es wurde am 29. Juni 1998 veröffentlicht.

Der Second-Level-Cache arbeitet wie beim Pentium PRO mit voller Geschwindigkeit. Nur befindet es sich hier auf derselben Platine wie der Prozessor und ist nicht in den Kern integriert. Cache der ersten Ebene – 16 KB + 16 KB. Busfrequenz – 100 MHz. Unterstützt den MMX-Befehlssatz. Der Prozessor arbeitete mit Frequenzen von 400 und 450 MHz. Hergestellt mit der 0,25-Mikron-Prozesstechnologie. und enthielt 7,5 Millionen Transistoren.

Hier endet die Entwicklung der Pentium II-Reihe. Beginnend mit dem Pentium II hat Intel drei Hauptrichtungen bei der Produktion von Prozessoren unterschieden: Pentium– Hochleistungsprozessor für Workstations und den Heimgebrauch, Celeron– eine Budgetversion des Pentium für das Büro oder zu Hause, Xeon– Serverversion mit erhöhter Leistung.

Pentium!!!

Die ersten Prozessoren mit dem Namen Pentium!!! nicht viel anders als der Pentium II. Sie arbeiteten auf demselben Bus mit einer Frequenz von 100 MHz (später, ab dem 27. September 1999, erschienen Modelle, die auf einem 133-MHz-Bus arbeiteten) und wurden im S.E.C.C.-Design hergestellt. 2 und wurden für den Einbau in Steckplatz 1 konzipiert.

Der Cache-Speicher bleibt gleich: L1 – 16 KB + 16 KB. L2 – 512 KB, befindet sich auf der Prozessorplatine und arbeitet mit der halben Prozessorfrequenz. Der Hauptunterschied besteht in der Erweiterung des SIMD-Befehlssatzes – SSE (Streaming SIMD Extensions). Auch der Satz an MMX-Befehlen wurde erweitert und der Mechanismus für den Streaming-Speicherzugriff verbessert. Kernel-Codename Katmai. Veröffentlicht am 26. Februar 1999. Der Prozessor arbeitete mit Frequenzen von 450–600 MHz und enthielt 9,5 Millionen Transistoren. Genau wie sein Vorgänger wurde der Pentium II Deschutes mit der 0,25-Mikron-Prozesstechnologie hergestellt.

Kupfermine– so hieß der nächste Pentium!!!-Prozessorkern, der Katmai am 25. Oktober 1999 ablöste. Tatsächlich handelt es sich bei Coppermine um einen neuen Prozessor und nicht um eine Überarbeitung von Deschutes. Der neue Prozessor verfügt über einen in den Kern integrierten Full-Speed-Second-Level-Cache von 256 KB (Advanced Transfer Cache).

Hergestellt mit der 0,18-Mikron-Prozesstechnologie. Die Verdünnung der Technologie von 0,25 auf 0,18 Mikrometer ermöglichte die Platzierung auf dem Kern größere Zahl Transistoren und jetzt gibt es 28 Millionen davon, gegenüber 9,5 Millionen im alten Katmai. Zwar betrifft der Großteil der neu eingeführten Transistoren den integrierten L2-Cache. Der L1-Cache blieb unverändert. Unterstützte MMX- und SSE-Befehlssätze. Zuerst im S.E.C.C.-Design hergestellt. 2, aber da der Cache nun in den Prozessorkern integriert war, war die Prozessorplatine überflüssig und erhöhte nur die Kosten des Prozessors. Daher kamen bald Prozessoren im FC-PGA-Design (Flip-Chip PGA) auf den Markt. Wie der Celeron Mendocino arbeiteten sie im Sockel 370-Anschluss.

Zwar gab es eine eingeschränkte Kompatibilität mit älteren Motherboards. Da der Prozessor nun mit höheren Taktraten lief, befand sich der Kern oben und hatte direkten Kontakt zum Kühlkörper. Coppermine war der letzte Prozessor für Steckplatz 1. Er arbeitete auf einem 100- und 133-MHz-Bus (im Namen des Prozessors wurde der 133. Bus mit dem Buchstaben bezeichnet). B, zum Beispiel – Pentium !!! 750B). Prozessoren mit dem Coppermine-Kern arbeiteten mit Taktraten von 533 bis 1200 MHz. Die ersten Versuche, einen Prozessor auf diesem Kern mit einer Frequenz von 1113 MHz freizugeben, scheiterten, da er in extremen Modi sehr instabil war, und alle Prozessoren mit dieser Frequenz wurden zurückgerufen – dieser Vorfall hat den Ruf von Intel stark geschädigt.

Kern Tualatin ersetzte Coppermine am 21. Juni 2001. Zu diesem Zeitpunkt waren bereits die ersten Pentium-4-Prozessoren auf dem Markt, und der neue Prozessor sollte die neuen 0,13 Mikrometer testen. Technologie, und auch um die Nische der Hochleistungsprozessoren zu füllen, da die Leistung des ersten Pentium 4 recht gering war. Tualatin ist der ursprüngliche Name von Intels globalem Projekt zur Umstellung der Prozessorproduktion auf 0,13-Mikron-Technologie. Die Prozessoren selbst mit dem neuen Kern waren die ersten Produkte, die im Rahmen dieses Projekts erschienen.

Im Kernel selbst gibt es nur wenige Änderungen – lediglich die „Data Prefetch Logic“-Technologie wurde hinzugefügt. Es verbessert die Leistung, indem es die von der Anwendung benötigten Daten vorab in den Cache lädt. Darüber hinaus liegt der Unterschied zwischen diesen Kernen in der verwendeten Produktionstechnologie – Coppermine wird mit der 0,18-Mikron-Technologie und Tualatin mit der 0,13-Mikron-Technologie hergestellt. Der Sockel für den neuen Prozessor bleibt derselbe – Sockel 370, aber das Design wurde auf FC-PGA 2 geändert, der in Pentium 4-Prozessoren verwendet wurde. Er unterscheidet sich vom alten FC-PGA vor allem dadurch, dass der Kern mit einer Wärme bedeckt ist -ableitende Platte, die ihn auch vor Beschädigungen beim Einbau des Kühlers schützt.

Viel Spaß mit Tualatin, Pentium Line!!! in zwei Klassen „aufgeteilt“ – Desktop- und Serverprozessoren. Bei Ersterem blieb das L2-Cache-Volumen gleich 256 KB, bei Letzterem verdoppelte es sich auf 512 KB; Außerdem fehlte der Desktop-Version des neuen P-III (dem sogenannten Desktop Tualatin) die SMP-Unterstützung. Cache der ersten Ebene – 16 KB + 16 KB. Es muss gesagt werden, dass Desktop Tualatin nicht lange hielt: Es wurde nur an große PC-Monteure geliefert und vom Markt genommen, um nicht mit dem Pentium 4 zu konkurrieren. Aber der Pentium !!!-S, die Serverversion von Der Prozessor sollte die Nische der leistungsstarken Serverprozessoren besetzen, da die Leistung von Xeon-Prozessoren nicht mehr ausreichte und der Pentium 4 keine SMP-Unterstützung hatte und insgesamt eine eher geringe Leistung zeigte.

Wie oben erwähnt, wurden Tualatin-Prozessoren mit einem fortschrittlicheren 0,13-Mikron-Prozessor hergestellt. technischer Prozess, der auf einem Bus mit einer Frequenz von 133 MHz betrieben wurde und aus 44 Millionen Transistoren bestand. Unterstützte MMX- und SSE-Befehlssätze. Der Prozessor arbeitete mit Frequenzen von 1 GHz bis 1,33 GHz (Desktop Tualatin) und von 1,13 GHz bis 1,4 GHz (Serverversion).

Erst kürzlich habe ich einige ziemlich interessante Informationen erfahren – es stellte sich heraus, dass Intel einen Prozessor entwickelte, der eine Fortsetzung der Pentium-Reihe sein sollte!!! Dieser Prozessor basierte auf einem verbesserten Tualatin-Kern mit 0,13 Mikrometern. technischer Prozess. Der Hauptunterschied zum üblichen Tualatin bestand in der Vergrößerung auf 1024 KB. L2-Cache und 166-MHz-Systembus! Die Frequenzen mussten mindestens 2,0 GHz erreichen. Doch Intel, das auf den Pentium-4-Prozessor setzt, lehnt den neuen Tualatin ab. Denn selbst wenn der Celeron Tualatin, übertaktet auf Frequenzen von etwa 1,7 GHz, nicht nur problemlos mit dem Celeron Willamette, sondern auch mit dem Pentium 4 konkurriert, kann der neue Tualatin, der mit einem riesigen Cache und einem schnellen Bus ausgestattet ist, dies nicht tun Lass ihnen keine Chance.

Nach der Veröffentlichung der Pentium!!!-Prozessoren veröffentlichte Intel weiterhin die Celeron-Reihe, um seine Position auf dem Markt für Budgetprozessoren nicht zu verlieren. Nun handelte es sich um völlig unterschiedliche Prozessoren – Intel wiederholt die Erfahrung bei der Entwicklung der ersten Prozessoren namens Celeron: Er verwendet den Pentium-Prozessorkern!!! mit einem auf 128 KB reduzierten Second-Level-Cache und einem langsamen 66-MHz-Bus.

29. März 2000 Die ersten Celeron-Core-Prozessoren erscheinen Kupfermine 128 oder Coppermine Lite.

Wie der Name schon sagt, basiert der Prozessor auf dem Coppermine-Kern mit halbiertem Second-Level-Cache. Genau wie sein älterer Bruder - Pentium!!! Coppermine, der neue Celeron, verfügt über eine Reihe zusätzlicher SSE-Befehle, einen schnellen integrierten Cache-Speicher und wird nach dem gleichen technologischen Standard (0,18 Mikrometer) hergestellt und unterscheidet sich nur in der Größe des Second-Level-Cache – 128 KB gegenüber 256 KB für den Pentium!!! (Das Anstößigste ist, dass der Cache physisch im Prozessor vorhanden ist und einfach deaktiviert ist.) Funktioniert im gleichen Socket 370-Anschluss.

Die ersten Prozessoren erschienen mit einer Frequenz von 566 MHz und liefen auf einem 66-MHz-Bus. Später, am 3. Januar 2001, mit der Veröffentlichung der 800-MHz-Version, wechselte Celeron zu einem schnelleren 100-MHz-Bus. Die maximale Frequenz dieser Prozessoren betrug 1100 MHz. Cache der Ebene 1: 32 KB (16 KB für Daten und 16 KB für Anweisungen). Der Prozessor bestand aus 28,1 Millionen Transistoren.

Noch nie war ein Celeron so nah an einem Pentium-Prozessor. Von Pentium!!! Desktop-Tualatin unterschied sich nur durch einen langsameren 100-MHz-Bus. Im Allgemeinen hat Intel den „neuen Celeron“ herausgebracht, indem er die Größe des Second-Level-Cache unverändert ließ und die FSB-Frequenz für den Tualatin-Kern für den Desktop-Einsatz auf 100 MHz reduzierte. Die Prozessoren wurden mit Taktfrequenzen von 900 MHz bis 1400 MHz hergestellt, bestanden aus 44 Millionen Transistoren und unterstützten MMX, SSE. Technologischer Prozess 0,13 Mikrometer. Sie wurden im FC-PGA 2-Design für den Socket 370-Anschluss hergestellt.

Frohe Pentium-Veröffentlichung!!! Intel produziert weiterhin Serverprozessoren basierend auf dem Pentium der neuen Generation. Am 17. März 1999 wurde der erste Prozessor der Pentium-Reihe veröffentlicht!!! Xeon.

Kernel-Codename Gerber. Wurde auf Pentium-Basis gebaut!!! Katmai. Enthält 512, 1024 oder 2048 KB Full-Speed-Speichercache der zweiten Ebene. Cache der ersten Ebene – 16 KB + 16 KB. Hergestellt mit Frequenzen von 500 und 550 MHz unter Verwendung von 0,25 Mikrometern. technischer Prozess und bestand aus 9,5 Millionen Transistoren. Wird auf einem 100-MHz-Systembus betrieben. Es wurde im S.E.C.C-Design für Steckplatz 2 hergestellt. Es war für den Einsatz in Servern und Workstations mit zwei, vier, acht Prozessoren (oder mehr) vorgesehen.

Glücklicher Übergang zu Pentium!!! Auf dem neuen Kern erschien am 25. Oktober 1999 eine Modifikation des Xeon-Prozessors mit einem neuen Kern Kaskaden. Es handelte sich im Wesentlichen um einen verbesserten Coppermine-Kern. Der Prozessor verfügte über 256 KB bis 2048 KB Second-Level-Speichercache und wurde mit Systembusfrequenzen von 100 und 133 MHz (je nach Version) betrieben. Prozessoren wurden mit Frequenzen von 600 bis 900 MHz hergestellt. Prozessoren mit einer Frequenz von 900 MHz aus den ersten Chargen überhitzten und ihre Lieferungen wurden vorübergehend eingestellt. Xeon Cascades wurde wie sein Vorgänger für den Einbau in den Slot-2-Anschluss konzipiert und mit 0,18 Mikrometer gefertigt. technischer Prozess und bestand aus 28,1 Millionen Transistoren. Könnte in Servern und Workstations mit zwei, vier und acht Prozessoren funktionieren.

Kernelbasiert Tualatin Xeon-Prozessoren wurden nicht veröffentlicht. An ihre Stelle trat der oben beschriebene Pentium!!!-S. Xeon-Prozessoren Unterstützte MMX- und SSE-Befehlssätze.

Pentium 4

Beim Versuch, die Frequenz eines Pentium-Prozessors zu erhöhen, stoßen wir auf viele Probleme!!! Beim Coppermine-Kern über 1 GHz erkannten die Intel-Ingenieure, dass die alte Prozessorarchitektur, die seit dem Pentium Pro unverändert blieb, radikale Änderungen erforderte. Und obwohl der Übergang zur 0,13-Mikron-Produktion Pentium helfen wird!!! Es wird etwa ein Jahr dauern, bis es seine Arbeit ganz gut erledigt, das Potenzial dieser Architektur ist fast ausgeschöpft und das Unternehmen hat eine neue Architektur für seine neuen 32-Bit-Prozessoren entwickelt, die es Intel NetBurst Micro-Architecture nennt. Damit Prozessoren mit Frequenzen von mehreren Gigahertz arbeiten können, erhöht Intel die Länge der Pentium 4-Pipeline auf 20 Stufen (Hyper Pipelined Technology), wodurch auch mit technologischen Standards ein Prozessorbetrieb mit einer Frequenz von 2 GHz erreicht werden konnte von 0,18 Mikrometern. Aufgrund dieser Vergrößerung der Pipelinelänge nimmt jedoch auch die Ausführungszeit eines Befehls in Prozessorzyklen stark zu. Daher hat das Unternehmen intensiv an Algorithmen zur Übergangsvorhersage (Advanced Dynamic Execution) gearbeitet.

Der Level-1-Cache im Prozessor hat erhebliche Änderungen erfahren. Im Gegensatz zum Pentium!!!, dessen Cache Anweisungen und Daten speichern konnte, verfügt der Pentium 4 nur über einen 8 KB großen Datencache. Befehle werden im sogenannten Trace Cache gespeichert. Dort werden sie bereits in dekodierter Form gespeichert, d. h. in Form einer Folge von Mikrooperationen, die zur Ausführung in den Aktoren des Prozessors empfangen werden. Die Kapazität dieses Caches beträgt 12.000 Mikrooperationen.

Auch im neuen Prozessor wurde der Befehlssatz erweitert - SSE2. Zu den 70 SSE-Anweisungen kamen weitere 144 neue Anweisungen hinzu. Eine der vielen Neuerungen war ein völlig neuer 100-MHz-Bus, der 4 Datenpakete pro Takt überträgt – QPB (Q uad P behindert B uns), was eine resultierende Frequenz von 400 MHz ergibt.

Der erste der Pentium 4-Reihe war ein Prozessor mit Kern Willamette 423.

Diese am 20. November 2000 mit Frequenzen von 1,4 und 1,5 GHz auf den Markt gebrachten Prozessoren, die mit der 0,18-Mikron-Prozesstechnologie hergestellt wurden, erreichten eine Frequenz von 2 GHz. Der Prozessor wurde im neuen Sockel 423 verbaut und im FC-PGA 2-Design gefertigt. Er bestand aus 42 Millionen Transistoren.

Der Cache der 2. Ebene blieb gleich groß – 256 KB. Die Breite des L2-Cache-Busses beträgt 256 Bit, die Cache-Latenz wurde jedoch halbiert, sodass 48 GB Cache-Bandbreite bei 1,5 GHz möglich sind.

Da die Architektur des neuen Prozessors in erster Linie auf die Erhöhung der Taktfrequenz ausgerichtet war, ist es nicht verwunderlich, dass die ersten Pentium 4-Prozessoren eine extrem geringe Leistung aufweisen. Bei den meisten Aufgaben war der 1,4 GHz Prozessor dem Pentium unterlegen!!! Coppermine, Betrieb mit 1000 MHz.

Später, am 27. August 2001, Prozessoren mit dem Kern Willamette vorgesehen für den Einbau in den neuen Anschluss - Sockel 478. Der Prozessor wiederholte alle Eigenschaften seines Vorfahren, mit Ausnahme des Designs - mPGA und des Sockel 478-Anschlusses.

Der bisherige Sockel-423-Formfaktor war „vorübergehend“ und Intel wird ihn in Zukunft nicht mehr unterstützen. Die Größe des Prozessors wurde reduziert, da die Pins nun direkt unter dem Prozessorkern angebracht sind. Dieser Prozessor arbeitete wie sein Vorgänger mit Frequenzen von 1,4 bis 2,0 GHz.

Northwood– so heißt der nächste Kern, auf dem bis heute Pentium 4-Prozessoren produziert werden.

Gehen Sie zu 0,13 µm. Durch den technischen Prozess war es möglich, die Taktfrequenz weiter zu erhöhen und den Second-Level-Cache auf 512 KB zu vergrößern. Auch die Anzahl der Transistoren, aus denen der Prozessor besteht, ist gestiegen – mittlerweile sind es 55 Millionen. Selbstverständlich bleibt die Unterstützung für die Befehlssätze MMX, SSE und SSE2 bestehen.

Die ersten Prozessoren auf Basis des Northwood-Kerns erschienen am 7. August 2001 mit einer Frequenz von 2,0 GHz und einer Systembusfrequenz von 400 MHz (4 * 100 MHz). Heute arbeiten Northwood-Prozessoren mit Frequenzen von 1,6 bis 3,2 GHz. Um Verwechslungen mit Prozessoren zu vermeiden, die mit den gleichen Frequenzen, aber unterschiedlichen Kernen arbeiten, verwendet Intel erneut Buchstabenmarkierungen. Zum Beispiel Pentium 1.8 A, wo der Buchstabe A weist auf einen neuen Kern und einen größeren L2-Cache hin.

Am 6. Mai 2002 veröffentlichte Intel einen Prozessor auf Basis des Northwood-Kerns mit einer Systembusfrequenz von 533 MHz (4 * 133 MHz) und einer Taktfrequenz von 2,26 GHz. Da Modelle mit einer Busfrequenz von 400 MHz mit Frequenzen bis 2,6 GHz produziert wurden, wurden auch hier Buchstabenmarkierungen verwendet. Genau wie bei Pentium-Prozessoren!!! Das Vorhandensein eines 133-MHz-Busses wurde durch den Buchstaben angezeigt B. Zum Beispiel Pentium 4 2.4 B.

Aber Intel hört hier nicht auf und veröffentlichte am 14. April 2003 einen Prozessor auf Basis des gleichen Northwood-Kerns, jedoch mit einer Systembusfrequenz von 800 MHz (4 * 200 MHz) und einer Taktfrequenz von 3,0 GHz. Später wurden Prozessoren mit einem 800-MHz-Systembus mit niedrigeren Frequenzen produziert – ab 2,4 GHz. Um einen neuen Bus anzuzeigen, erscheint ein Buchstabe in der Prozessormarkierung C. Zum Beispiel Pentium 4 2.4 C. (Es gibt also drei Modifikationen des 2,4-GHz-Prozessors mit unterschiedlichen Busfrequenzen, die sich um den Faktor 2 unterscheiden!)

Alle 800-MHz-FSB-Prozessoren unterstützen die neue Technologie HT, welches dafür steht Hyper-Threading.

Pentium 4HT

Am 14. November 2002 wurde der Pentium 4-Prozessor mit einer Frequenz von 3,06 GHz und einer Systembusfrequenz von 533 MHz mit Unterstützung veröffentlicht neue Technologie Hyper-Threading.

Ein physischer Prozessor mit Hyper-Threading wird vom System als zwei betrachtet, wodurch Sie die Auslastung seiner Ressourcen optimieren und die Leistung verbessern können. Das Funktionsprinzip von Hyper-Threading basiert darauf, dass bei der Ausführung zu jedem Zeitpunkt nur ein Teil der Prozessorressourcen beansprucht wird Programmcode. Auch ungenutzte Ressourcen können mit Arbeit belastet werden – so kann beispielsweise eine andere Anwendung (oder ein anderer Thread derselben Anwendung) zur parallelen Ausführung genutzt werden.

HT ist kein echtes Multiprocessing, da sich die Anzahl der Blöcke, die Befehle direkt ausführen, nicht geändert hat. Lediglich die Effizienz ihres Einsatzes ist gestiegen. Daher ist der Leistungsgewinn umso höher, je besser ein bestimmtes Programm für HT optimiert ist. Laut Intel kann der Vorteil von HT 30 % erreichen, während die Blöcke, die ihn implementieren, weniger als 5 % der Gesamtfläche des Pentium 4-Chips einnehmen. Allerdings können beispielsweise auch perfekt optimierte Anwendungen auf Daten zugreifen, die befindet sich nicht im Cache-Prozessorspeicher, sodass dieser im Leerlauf ist. Wenn die NetBurst-Architektur selbst darauf ausgelegt war, die Anzahl der Megahertz zu erhöhen, ist Hyper-Threading im Gegenteil darauf ausgelegt, die pro Taktzyklus geleistete Arbeit zu erhöhen.

Einer der Gründe für die relativ späte Einführung von Hyper-Threading im Pentium 4 (Unterstützung gibt es nicht nur im Northwood-Kern, sondern sogar in Willamette, wurde aber blockiert) war die relativ geringe Verbreitung von Windows XP – dem einzigen Betriebssystem im Pentium 4 Windows-Familie, die die neue Technologie vollständig unterstützt. Die Technologie muss auch vom Chipsatz und BIOS des Motherboards unterstützt werden.

Heute wird die Hyper-Threading-Technologie vom Pentium 4 3,06 GHz-Prozessor mit einer Systembusfrequenz von 533 MHz sowie von allen Prozessoren mit einer Busfrequenz von 800 MHz unterstützt.

Nach der Veröffentlichung des Pentium 4 Willamette für Sockel 478 bringt Intel Celeron auf Basis des Pentium 4 Willamette für Sockel 478 heraus, um Prozessoren für Sockel 370 vom Markt zu verdrängen und auch die Nische der Budget-Prozessoren zu besetzen (wo zuvor Celeron Tualatin gewesen war). Kern Willamette 128.

Der Willamette 128-Kern unterscheidet sich architektonisch nicht vom Pentium 4 Willamette-Kern. Die Organisation des Caches und seine Betriebsalgorithmen haben sich nicht geändert, der einzige Unterschied ist die Größe – 128 KB Second-Level-Cache statt 256 KB beim ursprünglichen Pentium 4 Willamette.

Selbstverständlich bleibt auch der Sockel-478-Formfaktor erhalten, den Intel schon länger nutzen will. Damit überführt Intel seine Prozessoren auf eine Plattform, sodass Sie bei einem späteren Upgrade nicht das Motherboard samt Prozessor wechseln müssen.

Am 15. Mai 2002 erschien der erste Prozessor namens Celeron, basierend auf dem Pentium 4, mit einer Frequenz von 1,7 GHz. Später, am 12. Juni 2002, erscheint eine 1,8-GHz-Version.

Der neue Celeron nutzt wie bisher einen 100-MHz-Systembus, allerdings nun mit der Übertragung von 4 Signalen pro Takt. Der vierfache 100-MHz-FSB löst endlich das alte Celeron-Problem der fehlenden FSB-Bandbreite.

Wie der Pentium 4 Willamette besteht auch der neue Celeron aus 0,18 Mikrometern. technischer Prozess. Besteht aus 42 Millionen Transistoren. Erhältlich mit den Frequenzen 1,7 und 1,8 GHz.

Der nächste und letzte Kern des Celeron-Prozessors ist heute Northwood(natürlich mit auf 128 KB gekürztem Second-Level-Cache). Der erste Prozessor, der auf diesem Kern basierte, war der Celeron 2,0 GHz, der am 18. September 2002 auf den Markt kam. Er wiederholt wie der Celeron Willamette 128 vollständig die Eigenschaften seines älteren Bruders Pentium 4 Northwood, mit Ausnahme eines ausschließlich für 400 MHz (4 * 100 MHz) ausgelegten Busses und eines 128 KB großen Second-Level-Cache.

Anwendung 0,13 Mikrometer. Der technische Prozess bietet den Vorteil einer guten Übertaktbarkeit. Der Northwood-Kern verfügt über ein gutes Frequenzpotenzial (aktuell bis zu 3,2 GHz), sodass Spielraum für Übertaktung besteht.

Seit der ersten Veröffentlichung des Intel Pentium II Xeon sind etwas weniger als drei Jahre vergangen. Und Intel setzt am 21. Mai 2001 seinen Kurs der Segmentierung seiner Prozessoren fort und kündigt den Xeon-Prozessor der nächsten Generation an, der darauf basiert Pentium-Kern 4 Willamette. Der Prozessor heißt altmodisch Intel Xeon und ist in drei Varianten erhältlich: 1,4 GHz, 1,5 GHz und 1,7 GHz. Der Prozessorkern ist bis auf kleinere Details nahezu identisch mit der regulären (Desktop-)Version des Pentium 4. Damit verfügt der neue Xeon über alles, was der Pentium 4 hat – sowohl die Vorteile der neuen Architektur als auch deren Nachteile.

Die ersten Xeon-Modelle wurden mit 0,18 Mikron hergestellt. technischer Prozess, dessen Kern fast identisch mit dem Pentium 4 Willamette war und den Codenamen trug Fördern. Der Prozessor wurde mit Taktraten bis 2,0 GHz produziert. Bestehend aus 42 Millionen Transistoren.

Cache-Speicher der Stufe 1, wie alle Prozessoren der Pentium 4-Reihe, mit NetBurst-Architektur, 8 KB Datencache. Cache der zweiten Ebene – 256 KB mit verbesserter Datenübertragung (256 KB Advanced Transfer Cache). Genau wie der Pentium 4 Willamette nutzt der neue Xeon einen 400-MHz-Systembus (4 * 100 MHz), der zwei Speicherkanäle synchron mit einer Frequenz von 400 MHz betreibt.

Historisch gesehen wurde bei den Intel Xeon-Prozessorlinien (d. h. Pentium II Xeon, Pentium III Xeon) immer ein anderer Prozessor verwendet reguläre Versionen Prozessordesign Während die Pentium II- und Pentium III-Prozessoren in einer 242-Pin-Slot-1-Version hergestellt wurden, verwendeten ihre Xeon-Versionen einen 330-Pin-Slot-2-Anschluss. Die meisten zusätzlichen Beine wurden verwendet, um den Chip mit zusätzlicher Energie zu versorgen. Mit zwei Megabyte L2-Cache verbrauchte der Pentium III Xeon mehr Strom als sein 256-KB-Pendant. Eine ähnliche Situation trat beim neuen Xeon auf. Während die ersten Pentium 4 Willamette-Prozessoren einen 423-Pin-Sockel verwendeten, verwendet der Xeon eine 603-Pin-Schnittstelle, die für den Einsatz im Sockel 603 konzipiert ist. Der Prozessor kann nur in Einzel- oder Doppelprozessorkonfigurationen betrieben werden.

Am 9. Januar 2002 erschienen Xeon-Prozessoren, die auf dem Northwood-Kern mit 0,13 Mikrometern basieren. technisch prozessorientiert und mit einem 512 KB großen Second-Level-Cache ausgestattet. Kernel-Codename – Prestonia. Er unterscheidet sich von seinem Vorgänger, dem Xeon Foster, lediglich durch den größeren Cache und den fortschrittlicheren technischen Prozess. Prozessoren arbeiten mit Frequenzen von 1,8 GHz bis 3,0 GHz. Bestehen aus 55 Millionen Transistoren. Prozessoren mit dem Prestonia-Kern unterstützen jetzt erstmals Hyper-Threading.

12. März 2002, der Xeon MP-Prozessor wird veröffentlicht. Hergestellt mit 0,18 Mikron. und ist mit einem 256 KB großen L2-Cache ausgestattet. Der Hauptunterschied zu Xeon Foster-Prozessoren besteht in der Fähigkeit, in Multiprozessorsystemen zu arbeiten. Sie arbeiten mit Frequenzen von 1,4 bis 1,6 GHz. Diese Prozessoren unterstützen auch die Hyper-Threading-Technologie.

Am 4. November 2002 erschienen Xeon MP-Prozessoren, die mit 0,13 Mikrometern hergestellt wurden. technischer Prozess. Diese Prozessoren, die mit Frequenzen von 1,5 GHz, 1,9 GHz und 2,0 GHz arbeiten, unterscheiden sich von ihren Xeon Prestonia-Kollegen nicht nur durch die Fähigkeit, in Multiprozessorkonfigurationen zu arbeiten, sondern auch durch das Vorhandensein eines integrierten Third-Level-Cache von 1 oder 2 MB in Größe. Dadurch ist die Anzahl der Transistoren, aus denen der Prozessor besteht, auf 108 Millionen gestiegen!

Am 18. November 2002 erschienen Xeon-Prozessoren, die auf einem 533-MHz-Systembus (4 * 133 MHz) laufen. Diese Prozessoren basieren auf dem Prestonia-Kern und verwenden 0,13 Mikrometer. technischen Prozess und bestehen aus 108 Millionen Transistoren. Cache-Speicher der zweiten Ebene – 512 KB. Cache der dritten Ebene 1 MB. Xeon-Prozessoren auf dem 533-MHz-Bus sind mit Taktfrequenzen von 2,0 GHz bis 3,06 GHz erhältlich (veröffentlicht am 10. März 2003). Kürzlich wurde auch ein 3,2-GHz-Prozessor angekündigt.

Ende 2003 wird Intel einen neuen Kern für seine Prozessoren vorstellen – Prescott. Diese Prozessoren werden mit 0,09 Mikron hergestellt. (90 nm) Technologie. Der Prescott-Kern wird aus 125 Millionen Transistoren bestehen und 1 MB Second-Level-Cache enthalten. Außerdem ist es möglich, dass der First-Level-Cache endlich auf 32 KB erhöht wird. Selbstverständlich wird der neue Kern die Hyper-Threading-Technologie unterstützen. Nur wird dies bereits passieren Hyper-Threading 2, weitere Entwicklung„Multiprocessing“ in einem Chip. Was ihre Unterschiede sein werden, ist noch nicht bekannt, aber es gibt Annahmen (von niemandem bestätigt), dass Sie mit dem neuen Produkt nicht zwei, sondern mehrere virtuelle Prozessoren in einem physischen Prozessor sehen können.

Außerdem wird ein neuer Befehlssatz hinzugefügt (oder ein bestehender erweitert), darunter 15 neue Anweisungen zur Konvertierung von Gleitkommazahlen in Ganzzahlen, komplexe Zahlenarithmetik, spezielle Anweisungen für die Videodekodierung, SIMD-Anweisungen für das Gleitkommaformat und eine Thread-Synchronisierung Verfahren.

Die ersten Prozessoren mit diesem Kern werden mit Frequenzen von 3,2 und 3,4 GHz arbeiten. Ihre Gehäuse werden mit denen kompatibel sein, die derzeit in Pentium 4 Northwood-Prozessoren verwendet werden. Zukünftig werden Prescott-Prozessoren auf ein neues LGA 775-Gehäuse mit 775 Pins umgestellt, was auch neue Motherboards mit Sockel-T-Anschluss erfordert.

Auf Basis des neuen Kerns wird auch die Produktion von Celeron-Prozessoren fortgesetzt. Nur ist es jetzt überhaupt nicht mehr derselbe Celeron wie zuvor. Celeron-Chips auf Basis des Prescott-Kerns werden nicht nur aufgrund der erhöhten Kerntaktfrequenz schneller sein als ihre Vorgänger auf Basis von Northwood. Sie unterstützen einen Systembus mit einer Frequenz von 533 MHz und ihre Cache-Größe erhöht sich von 128 auf 256 KB. Die ersten Celerons auf Basis des Prescott-Kerns werden Frequenzen von 2,8 und 3,06 GHz haben. Intel hat noch keine Prozessoren mit 90-nm-Technologie auf den Markt gebracht und entwickelt bereits die nächste Generation der Chip-Produktionstechnologie vollständig – mit 65-nm-Standards. Die Entwicklung ist ebenfalls im Gange und es gibt funktionierende Chips, die nicht nur mit 0,065 Mikrometern hergestellt werden. technologischen Prozess, sondern auch 45 nm, 32 nm und sogar 22 nm.

Prescott wird vom Kern gefolgt Tejas mit einem 1066-MHz-Bus. Darauf aufbauend werden acht verschiedene Prozessoren mit Taktfrequenzen von 6 bis 9,2 GHz vorgestellt. Der erste davon soll Ende 2004 in den Handel kommen. Anschließend stellt das Unternehmen den Kern vor Nehalem, das einen 1200-MHz-Systembus nutzt und eine Betriebsfrequenz von über 10 GHz ermöglicht. Nehalem wird vollständig darauf basieren neue Architektur. Es wird kein aufgerüsteter Pentium 4 wie Prescott und Tejas sein. Es wird das LaGrande-Hardwareschutzsystem verwenden und einigen Berichten zufolge wird es eine fortschrittlichere Multithreading-Technologie verwenden. Die Anzahl der Transistoren im Chip wird etwa 150 bis 250 Millionen betragen. Pentium Nehalem soll 2005 erscheinen.

Außerdem wurde kürzlich ein neuer Prozessor aus der Pentium 4-Reihe angekündigt - Intel Pentium 4 Extreme Edition.

Es ist mit der Hyper-Threading-Technologie ausgestattet, läuft auf einem 800-MHz-Systembus und hat eine Kerntaktfrequenz von 3,2 GHz. Der Hauptunterschied zum vorherigen Pentium 4 war jedoch das Vorhandensein eines 2 MB großen L3-Cache-Speichers, der in den Chip integriert war! Dieser Cache-Speicher ergänzt den standardmäßigen 512-KB-L2-Cache und arbeitet ebenfalls mit der Prozessorkernfrequenz (allerdings mit deutlich höherer Latenz, da er asynchron ist und die Arbeit mit Daten aus den am häufigsten genutzten Bereichen beschleunigen soll Systemspeicher). Somit verfügt der neue Pentium 4 Extreme Edition über einen Gesamt-Cache-Speicher von 2,5 MB! Er ist außerdem der einzige Desktop-Prozessor mit einem in den Kern integrierten Third-Level-Cache.

Der Pentium 4 Extreme Edition-Prozessor wird von Intel hauptsächlich für den Gaming-Markt positioniert, ein Einsatz in produktiven Workstations ist jedoch nicht ausgeschlossen. Der neue Prozessor nutzt einen Kern vom Multiprozessor Xeon MP mit integriertem L3-Cache. Es wurde leicht modifiziert, um einen 800-MHz-Systembus zu unterstützen, den Stromverbrauch zu senken usw. und war in einem Standard-Pentium-4-Gehäuse verpackt.

Beim Verfassen dieses Materials wurden Informationen von Internetseiten verwendet

www.ixbt.com

www.3DNews.ru

www.Intel.ru

www.site

Alexey Gavrilenko aka [-Alex-]

Pentium (ausgesprochen Pentium) ist eine Marke mehrerer Generationen von Mikroprozessoren der x86-Familie, die seit dem 22. März 1993 von der Intel Corporation hergestellt werden. Der Pentium ist Intels Prozessor der fünften Generation und ersetzt den Intel 80486 (oft einfach als 486 bezeichnet).

Unterschiede zu i3(4)86:

Adressspeicher hat sich im Vergleich zum Vorgängermodell nicht verändert;
64-Bit-Datenkanal (wenn Pentium 32-Bit ist);
Zum ersten Mal lesen und verarbeiten zwei Pipelines Streams unabhängig voneinander.
zum ersten Mal kam es zu spekulativen Befehlsausführungen;
Zum ersten Mal kommt eine Technologie wie die automatische Neuordnung von Befehlen zum Einsatz:

ADD AX,BX ADD CX,AX – überspringen, nächsten DX lesen, 5h

Die geänderte Reihenfolge hat keine Auswirkung. ABER das Problem ist der bedingte Sprung.

ADD AX,BX ADD CX,AX YZ M1 MOV DX, 5h

Lösung: Es wird davon ausgegangen, dass der Übergang abgeschlossen ist und der Befehl daher in die Pipeline eingelesen wurde. Wenn sich herausstellt, dass alles korrekt ist, wird die Ausführung fortgesetzt. Andernfalls wird die Pipeline zurückgesetzt und vom Übergangspunkt aus neu gestartet.

Gründe für die Annahme:

Übergangsstatistiken (falls viele, mehrere Zyklen);
Der Vorhersageblock verwendet Statistiken: Wenn der Übergang bedingt ist und zurückzeigt, wird er wahrscheinlich ausgeführt. (Beispiel: wiederholen bis). Und wenn es vorwärts geht, besteht eine hohe Wahrscheinlichkeit, dass es nicht erfüllt wird.

Erstmals Hardware-Unterstützung für Multiprocessing (Verbindung über einen speziellen Bus/spezielle Schnittstelle)

(Datenbus 32 ----> 64, da 2 Förderbänder)

Pentium-Taktrate: 60-150 MHz MMX-Taktrate: 200 MHz

Es gibt zusätzliche Register, die für die Anzahl der Taktzyklen verantwortlich sind, die seit Beginn des Codes vergangen sind.

Es gibt einen Befehl CPUID – CPU-ID.

Alle Arten von Registern.

Architektonisches Merkmal

(vor diesem CISC) In der CISC-Shell gibt es einen internen Transcoder zum Konvertieren von CISC-Befehlen in internen RISC-Code.

Interrupt: Bisher -> PIC (Software-Interrupt-Controller).

Zuvor war die Quelle ein Interrupt-Signal auf dem Prozessorzweig und die Übergangsadresse.

APIC: Quelle – eine Nachricht, die über einen speziellen Bus ankommt.

Intel Pentium P6200-Prozessor

Intel Pentium P6200- Prozessor Einstiegslevel, entworfen für Laptops. Es arbeitet mit 2,13 GHz, unterstützt aber leider nicht die TurboBoost-Technologie automatische Beschleunigung. Außerdem fehlt es an AES-Verschlüsselung und Multithreading-Unterstützung. Die CPU unterstützt die Enhanced Speedstep-Technologie, die den Stromverbrauch in Zeiten geringer Prozessorlast reduziert. Andere Energiespartechnologien sind bei diesem Prozessor (sowie bei der Penryn Pentium-Serie) jedoch deaktiviert.

Der P6200 basiert auf der Arrandale-Mikroarchitektur und verfügt daher über einen integrierten Speichercontroller und Grafikkarte Intel HD Graphics (beide hergestellt in 45 nm). technologischer Prozess, und die CPU ist 32 nm). Die verbaute GMA HD-Grafikkarte arbeitet mit 500 MHz und ist dank Turbo-Boost-Technologie auf 667 MHz übertaktbar.

Die Leistung dieses Prozessors ist aufgrund der niedrigen Taktrate und dem Fehlen von Turbo Boost und Hyperthreading leicht eingeschränkt. Basierend auf der GHz-Taktrate dürfte der Pentium P6200 aufgrund des integrierten Speichercontrollers und kleinerer Kernverbesserungen etwas besser sein als der ähnlich getaktete Core 2 Duo.

*Die angegebenen Taktraten können vom Hersteller geändert werden.

Die Geschichte des Pentium-Prozessors

An einem ruhigen Sonntagmorgen am 10. Mai 1992 kamen vier INTEL-Ingenieure am San Jose International Airport an. Nachdem sie die Videoausrüstung aufgebaut hatten, liefen Angela Chang, Eric Devannain, Avtar Saini und Suhel Zaatri nervös durch den Raum und warteten jede Minute auf das Flugzeug aus Oregon.

Als Mark Hopman wenige Minuten nach der Landung des Flugzeugs mit einem kleinen blauen Koffer in der Hand den Korridor verließ, lief die gesamte Begrüßungsgruppe auf ihn zu. Alle Aufmerksamkeit galt dem Koffer, der das Produkt der Entwickler von 5 Oregon Factory enthielt. Es war kaum zu glauben, dass in diesem Koffer das Ergebnis dreijähriger Arbeit vieler Menschen in einem kleinen Chip verkörpert war. Damit begann das Leben des Pentium-Prozessors, der am 22. März 1993 offiziell eingeführt wurde.

Als Vinod Dam im Juni 1989 die ersten Skizzen anfertigte und mit der Entwicklung des Pentium-Prozessors begann, ahnte er noch nicht, dass dieses spezielle Produkt eine der wichtigsten Errungenschaften von INTEL sein würde. Mit dem Aufkommen des Pentium-Prozessors veränderte sich der Computermarkt sofort und eine neue Wettbewerbsphase begann. San Microsistems, MIPS und andere RISC-Prozessorhersteller, die superschnelle Chips entwickeln, haben eindeutig akzeptiert, dass der neue Prozessor von INTEL zum Standard für neue Desktop-PCs werden wird.

Die Geburt des Pentium-Prozessors war nicht einfach

Der Theorie zufolge erstellt das Entwicklungsteam bei der Entwicklung eines Prozessors ein Designkonzept, das seine wichtigsten Eigenschaften und Innovationen definiert. Als nächstes entwerfen Ingenieure die Logik, die dann in spezifische Schaltkreise implementiert wird. Sobald der Schaltungsentwurf abgeschlossen ist, zeichnen Topologiedesigner jeden Transistor. Als Ergebnis ihrer Arbeit entsteht die endgültige Vorlage. In Wirklichkeit war alles anders. Der traditionelle Designprozess wurde radikal umgestaltet, um der Notwendigkeit einer schnelleren Projektabwicklung gerecht zu werden.

Sobald das Entwicklungsteam eine lokale Aufgabe abgeschlossen hatte, verteilten die Manager die Ressourcen neu. Jeder Ingenieur löste ein persönliches Problem. Der Teamgeist wurde ständig durch Verzögerungen und Schwierigkeiten auf die Probe gestellt, der Projektzeitplan wurde dadurch jedoch nicht beeinträchtigt. Bei allen Aufgaben kamen die neuesten Fortschritte im computergestützten Design zum Einsatz. Die beim Entwurf und der Lösung ähnlicher Probleme bei 286-, Intel386- und Intel486-Prozessoren gesammelten Erfahrungen waren sehr nützlich.

Sobald die nächste Phase des Projekts abgeschlossen war, begann sofort der Prozess der umfassenden Tests. Es bestand der Wunsch, die Probleme, die beim Intel486 auftraten, nicht zu wiederholen, was die Einführung in die Produktion verzögerte. Jeder Fehler wurde zurückverfolgt und seine Ursachen beseitigt. Die verbleibenden Ingenieure führten Hunderte von Tests durch, um die Logik, Architektur und das Gesamtdesign zu überprüfen. Sie führten mehr als 5.000 Verfeinerungstests durch, bevor der Pentium-Prozessor seine Architektur fand. Zum Testen wurde eine spezielle Technologie entwickelt, die es ermöglichte, die Funktionsweise eines Pentium-Prozessors mithilfe programmierbarer Geräte zu simulieren, die über Kabel auf 14 Platinen verbunden sind. Erst wenn alle Fehler erkannt wurden, konnte der Prozessor in einem realen System arbeiten. Darüber hinaus beteiligten sich alle großen Entwickler aktiv an der Entwicklung und Erprobung des Pentium-Prozessors persönliche Computer Und Software, was wesentlich zum Gesamterfolg des Projekts beitrug.

Als Ende 1991 der Prozessor-Prototyp fertiggestellt war, konnten Ingenieure darauf Software ausführen. Die Designer begannen, die Verkabelung und den Signalfluss des Substrats unter einem Mikroskop zu untersuchen, um die Topologie zu optimieren und die Betriebseffizienz zu verbessern. Der Entwurf wurde im Februar 1992 weitgehend fertiggestellt. Es begann ein umfassender Test einer Pilotcharge von Prozessoren, bei dem alle Blöcke und Knoten getestet wurden. Im April 1992 wurde beschlossen, dass es an der Zeit sei, mit der kommerziellen Entwicklung des Pentium-Prozessors zu beginnen. Als wichtigster Industriestandort wurde die Oregon Factory 5 ausgewählt.

Mehr als 3 Millionen Transistoren wurden schließlich in Vorlagen übertragen. Die industrielle Entwicklung der Produktion und Feinabstimmung der technischen Eigenschaften begann und endete 10 Monate später, am 22. März 1993, mit einer breiten Präsentation des Pentium-Prozessors.

Moderne Mikroprozessortechnologie von INTEL

Die Fortschritte von INTEL in der Kunst des Halbleiterdesigns und der Halbleiterfertigung ermöglichen die Herstellung leistungsstarker Mikroprozessoren in immer kleineren Gehäusen. Mikroprozessorentwickler arbeiten derzeit mit der Prozesstechnologie „Complementary Metal Oxide Semiconductor“ (CMOS) mit einer Auflösung im Submikrometerbereich.

Durch den Einsatz der Submikron-Technologie können INTEL-Entwickler mehr Transistoren auf jedem Substrat platzieren. Dadurch konnte die Anzahl der Transistoren für die X86-Familie von 29.000 beim 8086-Prozessor auf 1,2 Millionen beim Intel486-DX2-Prozessor erhöht werden, wobei die höchste Leistung beim Pentium-Prozessor erzielt wurde. Es wurde mit 0,8-Mikron-BiCMOS-Technologie hergestellt und enthält 3,1 Millionen Transistoren. Die BiCMOS-Technologie vereint die Vorteile zweier Technologien: Bipolar (Geschwindigkeit) und CMOS (geringer Stromverbrauch). Durch die Verwendung von mehr als doppelt so vielen Transistoren im Pentium-Prozessor im Vergleich zum Intel486 platzierten die Entwickler Komponenten auf dem Substrat, die sich zuvor an der Außenseite des Prozessors befanden. Durch die Integration von Komponenten wird die Zugriffszeit verkürzt, was die Leistung erheblich steigert. Die 0,8-Mikrometer-Technologie von INTEL verwendet dreischichtiges Metall und ist der ursprünglichen 1,0-Mikrometer-zweischichtigen Metalltechnologie, die im Intel486-Prozessor verwendet wurde, überlegen.

INTEL nutzte die neuesten Fortschritte in der Mikroprozessor-Designtechnologie, um Vorteile zu erzielen, die mit alternativen Architekturen in wissenschaftlichen und technischen Workstations vergleichbar sind, und stellte gleichzeitig die Kompatibilität mit Software im Wert von 50 Milliarden US-Dollar sicher, die auf der Mikroprozessorfamilie der X86-Serie basiert.

Und die Software selbst für den Pentium-Prozessor wurde mit neuer Technologie entwickelt. Bereits in der Phase des Entwurfs der Prozessorhardware wurden Experten aller großen Unternehmen, die Betriebssysteme und Compiler entwickeln – Microsoft, IBM, NeXT, Borland, Watcom, MetaWare usw. – in das Projekt einbezogen. Dies ermöglichte die Unterstützung neue Programmiertechnologien auf Hardwareebene unter Berücksichtigung des Corporate Styles der Standardsoftwareanbieter. Andererseits wurden bereits vor der Geburt des neuen Prozessors klassische und spezielle Optimierungsmethoden eingesetzt, um die spezifischen Vorteile der X86-Architektur aufzuzeigen, beispielsweise die Verwendung von Load-Write-Befehlen, leistungsstarke Adressierungsmodi und die Entfernung von invariantem Code Abschnitte aus Schleifen usw. Jetzt ist es allein durch die Neukompilierung herkömmlicher Anwendungen möglich, deren Leistung auf dem neuen Prozessor zu verdoppeln. Dies kann derzeit kein Mitbewerber von INTEL bieten.

Neue Generation von INTEL-Prozessoren

Durch die Kombination von mehr als 3,1 Millionen Transistoren auf einem einzigen Siliziumsubstrat bietet der 32-Bit-Pentium-Prozessor eine hohe Leistung mit Taktraten von 60 und 66 MHz. Seine superskalare Architektur nutzt fortschrittliche Designtechniken, die die Ausführung von mehr als einem Befehl pro Taktzyklus ermöglichen, was dazu führt, dass der Pentium große Mengen PC-kompatibler Software schneller ausführen kann als jeder andere Mikroprozessor. Zusätzlich zu den vorhandenen Softwarefunktionen bietet die leistungsstarke Gleitkomma-Recheneinheit des Pentium-Prozessors eine erhöhte Rechenleistung zur Unterstützung bisher nicht verfügbarer technischer und wissenschaftlicher Anwendungen, die ursprünglich für Workstation-Plattformen entwickelt wurden. So wie lokale Netzwerke und Weitverkehrsnetzwerke weiterhin veraltete hierarchische Netzwerke ersetzen, die von Großrechnern gesteuert werden, sind die Multiprozessor-Vorteile und die Flexibilität des Betriebssystems des Pentium-Prozessors der ideale Host-Computer für die heutigen industriellen Client-Server-Anwendungen.

Da der Pentium-Prozessor in der Lage ist, Leistungsniveaus zu erreichen, die den heutigen High-End-Workstations entsprechen oder diese übertreffen, bietet er Vorteile, die herkömmlichen Workstations fehlen: volle Kompatibilität mit mehr als 50.000 Softwareanwendungen mit einem Aufwand von Milliarden Dollar, die unter der Architektur von INTEL geschrieben wurden. Darüber hinaus unterstützt der Pentium-Prozessor alle wichtigen Betriebssysteme, die auf heutigen Desktops, Workstations und Servern verfügbar sind, einschließlich UNIX, Windows-NT, OS/2, Solaris und NEXTstep.

Pentium-Prozessor. Technische Innovationen

Zahlreiche Innovationen sind ein charakteristisches Merkmal des Pentium-Prozessors in Form einer einzigartigen Kombination aus hoher Leistung, Kompatibilität, Datenintegration und Skalierbarkeit. Das beinhaltet:

Superskalare Architektur;
Separates Caching von Programmcode und Daten;
Korrekter Sprungadressen-Vorhersageblock;
Hochleistungs-Gleitkomma-Einheit;
Erweiterter 64-Bit-Datenbus;
Unterstützung für Multiprozessorbetrieb;
Mittel zum Einstellen der Speicherseitengröße;
Tools zur Fehlererkennung und funktionalen Redundanz;
Leistungsmanagement;
Skalierbar mit Intel OverDrive-Prozessor.

Pentium-Prozessorarchitektur

1 - 64-Bit-Busschnittstelle;
2 – Programmcode-Caching-Tools;
3 – Puffer vorab abrufen;
4 - 32-Bit-Integer-ALU-Einheit;
5 - 32-Bit-Integer-ALU-Einheit;
6 - Registersatz;
7 – Daten-Caching-Tools;
8 – Block zur Vorhersage der richtigen Übergangsadresse;
9 - Fließkommaberechnungsblock des Förderers.

Superskalare Architektur

Die superskalare Architektur des Pentium-Prozessors ist eine ausschließlich INTEL-basierte Dual-Pipe-Industriearchitektur, die es dem Prozessor ermöglicht, durch die Ausführung von mehr als einem Befehl pro Taktzyklus neue Leistungsniveaus zu erreichen. Der Begriff „superskalar“ bezieht sich auf eine Mikroprozessorarchitektur, die mehr als eine Recheneinheit enthält. Diese Recheneinheiten oder Pipelines sind die Knoten, an denen alle wichtigen Daten- und Befehlsverarbeitungen stattfinden.

Die Entstehung der superskalaren Architektur des Pentium-Prozessors ist eine natürliche Weiterentwicklung der vorherigen Prozessorfamilie mit 32-Bit-Architektur von INTEL. Beispielsweise ist der Intel486-Prozessor in der Lage, mehrere seiner Befehle in einem Taktzyklus auszuführen, frühere INTEL-Prozessorfamilien erforderten jedoch viele Taktzyklen, um einen einzelnen Befehl auszuführen.

Die Möglichkeit, mehrere Befehle in einem einzigen Taktzyklus auszuführen, besteht, weil der Pentium-Prozessor über zwei Pipelines verfügt, die zwei Befehle gleichzeitig ausführen können. Genau wie der Single-Pipe-Intel486 ist auch der Dual-Pipe-Pentium-Prozessor leistungsstark einfacher Befehl in fünf Stufen: Vortraining, erste Dekodierung (Anweisungsdekodierung), zweite Dekodierung (Adressgenerierung), Ausführung und Postback. Dadurch können sich mehrere Befehle in unterschiedlichen Ausführungsstadien befinden, wodurch die Rechenleistung erhöht wird.

Jede Pipeline verfügt über eine eigene Arithmetik-Logik-Einheit (ALU), eine Reihe von Adressgenerierungsgeräten und eine Daten-Caching-Schnittstelle. Wie der Intel486-Prozessor verwendet der Pentium-Prozessor die Befehlsausführung durch Hardware und ersetzt viele der Mikrobefehle, die in früheren Mikroprozessorfamilien verwendet wurden. Zu diesen Anweisungen gehören Lade-, Speicher- und einfache ALU-Operationen, die von der Prozessorhardware ohne Mikrocode ausgeführt werden können. Dies verbessert die Leistung, ohne die Kompatibilität zu beeinträchtigen. Bei der Ausführung komplexerer Befehle werden beide Pipelines der superskalaren Architektur verwendet, um die Ausführungsleistung des erweiterten Mikrocodes des Pentium-Prozessors weiter zu beschleunigen.

Durch diese Architekturinnovationen können im Vergleich zu bisherigen Mikroprozessoren deutlich mehr Befehle in der gleichen Zeit ausgeführt werden.

Getrenntes Caching von Programmcode und Daten

Eine weitere wichtige revolutionäre Verbesserung des Pentium-Prozessors ist die Einführung von Split-Caching. Caching verbessert die Leistung, indem es temporären Speicher für häufig verwendeten Code und aus dem schnellen Speicher abgerufene Daten bereitstellt und für einige Befehle nach Möglichkeit den Zugriff auf den externen Systemspeicher ersetzt. Der Intel486-Prozessor beispielsweise enthält einen einzelnen 8-KB-Block On-Chip-Cache-Speicher, der zum Zwischenspeichern von Programmcode und Daten verwendet wird.

Die Entwickler von INTEL haben diese Einschränkung umgangen, indem sie eine zusätzliche Schaltung verwendet haben, die auf den 3,1 Millionen Transistoren des Pentium-Prozessors basiert (zum Vergleich: der Intel486 enthält 1,2 Millionen Transistoren), wodurch ein separates internes Caching von Programmcode und Daten entsteht. Dies verbessert die Leistung durch Eliminierung von Buskonflikten und macht Dual-Caching häufiger verfügbar als bisher. Zum Beispiel während der Phase vorbereitende Vorbereitung, wird der aus dem Befehlscache erhaltene Befehlscode verwendet. Im Falle eines einzelnen Cache-Blocks kann es zu einem Konflikt zwischen dem Befehlsvorbereitungsprozess und dem Datenzugriff kommen. Durch die getrennte Zwischenspeicherung von Befehlen und Daten werden solche Konflikte vermieden, da beide Befehle gleichzeitig ausgeführt werden können. Die Code- und Datencaches des Pentium-Prozessors enthalten jeweils 8 KB an Informationen und sind jeweils als Satz bidirektionaler Cache-assoziativer Caches organisiert – so konzipiert, dass sie nur das in der Vorschau angegebene 32-Byte-Segment schreiben, schneller als ein externer Cache. Alle diese Leistungsverbesserungen erforderten die Verwendung eines internen 64-Bit-Datenbusses, der Dual-Caching und superskalares Pipelining beim Laden von Downstream-Daten ermöglicht. Der Datencache verfügt über zwei Schnittstellen, eine für jede der Pipelines, sodass er innerhalb eines einzigen Maschinenzyklus Daten an zwei separate Anweisungen bereitstellen kann. Nachdem Daten aus dem Cache abgerufen wurden, werden sie im Rückschreibmodus in den Hauptspeicher geschrieben. Diese Caching-Technik gibt bessere Leistung als einfaches Direct-Write-Caching, bei dem der Prozessor Daten gleichzeitig in den Cache und den Hauptspeicher schreibt. Der Pentium-Prozessor ist jedoch in der Lage, sich dynamisch so zu konfigurieren, dass er nur Schreib-Caching unterstützt.

Daher werden beim Daten-Caching zwei verschiedene großartige Lösungen verwendet: ein Write-Back-Cache und ein Algorithmus namens MESI-Protokoll (Modify, Exclude, Allocate, Deallocate). Mit dem Write-Back-Cache können Sie im Gegensatz zum bisher verwendeten direkten einfachen Caching in den Cache schreiben, ohne auf den Hauptspeicher zuzugreifen.

Diese Lösungen steigern die Produktivität, indem sie einen neu gestalteten Bus verwenden und den Engpass im System proaktiv beseitigen. Das MESI-Protokoll wiederum ermöglicht Daten im Cache-Speicher und Externer Speicher match ist eine hervorragende Lösung in fortschrittlichen Multiprozessorsystemen, in denen verschiedene Prozessoren möglicherweise dieselben Daten teilen.

Hochleistungs-Gleitkommaeinheit

Die steigende Flut an 32-Bit-Softwareanwendungen umfasst viele rechenintensive, grafikbasierte Programme, die viele CPU-Ressourcen verbrauchen, um Gleitkommaoperationen durchzuführen, die mathematische Berechnungen durchführen. Da die Anforderungen, die Gleitkommasoftware an Personalcomputer stellt, ständig steigen, können Verbesserungen in der Mikroprozessortechnologie diesen Anforderungen gerecht werden. Der Intel486 DX-Prozessor beispielsweise war der erste Mikroprozessor, der auf demselben Substrat mit einem mathematischen Coprozessor integriert war. Frühere Familien von INTEL-Prozessoren verwendeten einen externen mathematischen Coprozessor, wenn Gleitkommaberechnungen erforderlich waren.

Der Pentium-Prozessor ermöglicht mathematische Berechnungen auf höherer Ebene durch die Verwendung einer fortschrittlichen integrierten Gleitkommaeinheit, die eine Acht-Zyklus-Pipeline und hardwarebasierte mathematische Kernfunktionen umfasst. Gleitkomma-Befehlspipelines mit vier Zyklen ergänzen die Ganzzahlpipeline mit vier Zyklen. Die meisten Gleitkommaanweisungen können in einer einzelnen Integer-Pipeline ausgeführt und dann in die Gleitkomma-Pipeline eingespeist werden. Gängige Gleitkommafunktionen wie Addition, Multiplikation und Division sind in Hardware implementiert, um Berechnungen zu beschleunigen.

Aufgrund dieser Innovationen führt der Pentium-Prozessor Gleitkommabefehle fünfmal schneller aus als der 33-MHz-Intel486 DX und optimiert sie so für numerische Hochgeschwindigkeitsberechnungen, die für fortgeschrittene Videoanwendungen wie CAD und 3D-Grafiken unerlässlich sind.

Der 66-MHz-Pentium-Prozessor schneidet mit einer SPECint92-Bewertung von 64,5 wie ein Zahlenknacker ab, fast so gut wie der Alpha RISC-Prozessor von Digital, taktet aber doppelt so schnell.

Die Gesamtleistung des Pentium-Prozessors ist sechsmal höher als die des 25-MHz-Intel486-SX und 2,6-mal höher als die des 66-MHz-Intel486-DX2. Der iCOMP-Bewertungsindex für einen 66-MHz-Pentium-Prozessor, der 112 Millionen Operationen pro Sekunde ausführt, beträgt 567. Der iCOMP-Index (Intel COmparative Microprocessor Peformance) führt einen relativen Vergleich der Leistung von 32-Bit-Prozessoren von INTEL durch.

Erweiterter 64-Bit-Datenbus

Der Pentium-Prozessor ist von außen ein 32-Bit-Gerät. Der externe Datenbus zum Speicher ist 64-Bit, wodurch sich die pro Buszyklus übertragene Datenmenge verdoppelt. Der Pentium-Prozessor unterstützt mehrere Arten von Buszyklen, einschließlich des Burst-Modus, der Daten von 256 Bit in den Datencache und innerhalb eines einzigen Buszyklus überträgt.

Der Datenbus ist die Hauptstraße, die Informationen zwischen dem Prozessor und dem Speichersubsystem überträgt. Dank dieses 64-Bit-Datenbusses verbessert der Pentium-Prozessor die Übertragungsgeschwindigkeiten gegenüber dem Intel486-DX-Prozessor deutlich – 528 MB/s beim 66-MHz-Prozessor im Vergleich zu 160 MB/s beim 50-MHz-Intel486-DX-Prozessor. Dieser verbesserte Datenbus erleichtert Hochgeschwindigkeitsrechnen, indem er die gleichzeitige Befehls- und Datenzufuhr der superskalaren Verarbeitungseinheit unterstützt und so eine noch höhere Gesamtleistung des Pentium-Prozessors als der Intel486 DX-Prozessor liefert.

Da der Pentium-Prozessor über einen breiteren Datenbus verfügt, bietet er im Allgemeinen eine Pipeline-Verteilung der Buszyklen, was zu einer Erhöhung des Busdurchsatzes beiträgt. Durch das Pipelining von Buszyklen kann der zweite Zyklus beginnen, bevor die Ausführung des ersten Zyklus abgeschlossen ist. Dies gibt dem Speichersubsystem mehr Zeit zum Dekodieren der Adresse, was die Verwendung langsamerer, kostengünstigerer Speicherkomponenten ermöglicht, was zu geringeren Gesamtsystemkosten führt. Die Beschleunigung von Lese- und Schreibprozessen, die Adress- und Datenparallelität sowie die Single-Cycle-Decodierung sorgen in Kombination für einen verbesserten Durchsatz und eine Verbesserung der Systemfunktionen.

Mehrfachverarbeitung

Der Pentium-Prozessor ist ideal für die zunehmende Welle von Multiprozessorsystemen und bietet das höchste Maß an Leistung und Rechenleistung im modernen Computing. Multiprozessoranwendungen, die zwei oder mehr Pentium-Prozessoren verbinden, werden durch fortschrittliche Siliziumarchitekturen, separates On-Chip-Code- und Daten-Caching, Chipsätze für die externe Cache-Verwaltung und ausgefeilte Datenintegritätskontrollen gut unterstützt.

Wie bereits erwähnt, unterstützt der Pentium-Prozessor mit seinem MESI-Protokoll den Cache-geordneten Cache. Wenn ein Prozessor auf Daten zugreift, die in einem anderen Prozessor zwischengespeichert sind, kann er die richtigen Daten empfangen. Und wenn die Daten geändert wurden, haben alle Auftragsverarbeiter Zugriff darauf, die Daten in geänderter Form zu erhalten. Welche Befehle das System erkennt, bestimmt der neueste Pentium-Prozessor von INTEL auch anhand der verwendeten Programmiermethode. Dadurch erfahren Sie ganz konkret, wie Software, die für ein Einprozessorsystem entwickelt wurde, in einer Mehrprozessorumgebung korrekt funktionieren kann.

Mittel zur Aufteilung des Speichers in Seiten

Der Pentium-Prozessor bietet Optionen zur Unterstützung aller herkömmlichen Speicherseitengrößen – 4 KB oder mehr, 4 MB-Seiten. Mit dieser Option können Sie die Häufigkeit des Seitenwechsels im Komplex berechnen Grafikanwendungen, Framebuffer und Kernel Betriebssysteme, wobei die vergrößerte Seitengröße es Benutzern nun ermöglicht, anfangs unhandliche Objekte breiter zu verkleinern. Mehr Seiten führen zu einer höheren Leistung, was sich in der Anwendungssoftware widerspiegelt.

Fehlererkennung und funktionale Redundanz

Durch die Verbreitung moderner Client-Server-Umgebungen wird ein guter Datenschutz und die Sicherstellung seiner Integrität durch interne Maßnahmen bei datenverlustkritischen Anwendungen immer wichtiger. Der Pentium-Prozessor verfügt über zwei traditionelle Verbesserungen im Mainframe-Design – interne Fehlererkennung und funktionale Redundanzkontrolle (FCR), die dazu beitragen, die Datenintegrität in den sich entwickelnden Desktop-basierten Systemen von heute sicherzustellen.

Die interne Fehlererkennung ergänzt das interne Code- und Daten-Caching, die Schichttabellenzuordnung, den Mikrocode und den Zielsprungpuffer um ein Paritätsbit, um Fehler auf eine Weise zu erkennen, die sowohl für den Benutzer als auch für das System unsichtbar ist. Gleichzeitig wird die Kontrolle durch funktionale Redundanz für datenverlustkritische Anwendungen optimiert, bei denen der Pentium-Prozessor in einer Master/Supervisor-Konfiguration betrieben werden kann. Wenn eine Meinungsverschiedenheit zwischen den beiden Prozessoren festgestellt wird, wird dem System ein Fehler gemeldet. Dadurch werden mehr als 99 % der Fehler erkannt.

Darüber hinaus befindet sich auf dem Prozessorsubstrat ein integriertes Testgerät. Der Selbsttest deckt mehr als 70 % der Pentium-Prozessorknoten ab, erfordert keinen Chip-Reset und ist ein häufig in der Systemdiagnose verwendetes Verfahren. Weitere integrierte Lösungen umfassen eine Implementierung des Standards IEEE 1149.1, die das Testen der externen Verbindungen des Prozessors ermöglicht, sowie einen Debug-Modus, der es der Software ermöglicht, die Register und den Status des Prozessors anzuzeigen.

Leistungsmanagement

Leistungsmanagement ist eine Funktion des Pentium-Prozessors, die es Entwicklern von System- und Anwendungserweiterungen ermöglicht, ihre Hardware zu optimieren Software durch die Identifizierung potenzieller Code-Engpässe. und Mitarbeiter können Taktzyklen für interne Prozessorereignisse wie Lese- und Schreibleistung, Hit-and-Miss-Caching, Interrupts und Busnutzung beobachten und lesen. Dadurch können sie die Effizienz des Codes in der Dual-Pentium-Prozessorarchitektur und in ihren Produkten messen und ihre Anwendungen oder Systeme für optimale Leistung optimieren. Der Vorteil für Endbenutzer besteht in einem erhöhten Nutzen und höchste Leistung Und das alles dank des guten Zusammenspiels mit dem Pentium-Prozessor, dem Benutzersystem und der Anwendungssoftware.

Damit Entwickler Systeme mit Energieverwaltung, Sicherheit und anderen Funktionen entwerfen können, unterstützen Pentium-Prozessoren einen Systemverwaltungsmodus (SMM) ähnlich Intel-Architektur SL.

Skalierbarkeit

Zusammen mit allem, was an der 32-Bit-Mikroprozessorarchitektur von INTEL neu ist, ist der Pentium-Prozessor so konzipiert, dass er mithilfe der stapelbaren Architektur von INTEL problemlos erweiterbar ist. Diese Innovationen schützen die Investitionen der Benutzer durch Leistungssteigerungen, die dazu beitragen, die Produktivität von Systemen auf Basis der INTEL-Prozessorarchitektur über die Lebensdauer einzelner Komponenten hinaus aufrechtzuerhalten. Die stapelbare Technologie ermöglicht die Nutzung der fortschrittlichsten Prozessortechnologien in vorhandenen Systemen durch einfache Installation der Skalierbarkeit der Einzelchip-Leistung. Die erste Erweiterungslösung ist beispielsweise der OverDrive-Prozessor, der für die Prozessoren Intel486 SX und Intel486 DX entwickelt wurde und die einfache Taktverdopplungstechnologie nutzt, die bei der Entwicklung der Intel486 DX2-Mikroprozessoren verwendet wurde.

Durch das Stapeln eines dieser zusätzlichen Prozessoren in einem Sockel in der Nähe des zentralen Mikroprozessors auf den meisten Intel486-Motherboards können Benutzer die Gesamtsystemleistung für praktisch alle Softwareanwendungen um mehr als 70 % steigern.

Auch für Systeme, die auf der Pentium-Prozessorfamilie basieren, ist eine Upgrade-Technologie mit OverDrive-Prozessoren möglich, indem in Zukunft einfach ein Prozessor mit fortschrittlicher Technologie installiert wird. Die Basis bildet wiederum die Pentium-Prozessortechnologie zusätzlicher Prozessor, entwickelt für Systeme basierend auf Intel486 DX2.

Intels Pentium-Prozessoren repräsentieren die fünfte Generation der x86-Prozessoren. Sie sind hinsichtlich der grundlegenden Registerarchitektur und des Befehlssatzes mit den oben beschriebenen 32-Bit-Prozessoren kompatibel, verfügen jedoch über einen 64-Bit-Datenbus, weshalb sie manchmal fälschlicherweise als 64-Bit bezeichnet werden. Im Vergleich zu früheren Generationen weisen Pentium-Prozessoren folgende qualitative Unterschiede auf:

Superskalare Architektur: Der Prozessor verfügt über zwei parallele Verarbeitungspipelines (U-Pipeline mit vollständiger Satz Anweisungen und ein V-Pipe mit etwas begrenztem Satz), dank dessen es in der Lage ist, zwei Anweisungen gleichzeitig auszuführen. Allerdings werden die Vorteile dieser Architektur erst mit einem speziellen Software-Kompilierungsmodus voll ausgeschöpft.
Der Einsatz der dynamischen Vin Verbindung mit einem dedizierten internen 8-KB-Befehlscache gewährleistet eine maximale Pipeline-Auslastung.
Der interne (Level 1) Datencache mit einer Kapazität von bis zu KB arbeitet im Gegensatz zum 486 mit verzögertem Schreiben (bis der externe Bus freigegeben wird) und ist für den Write-Through- oder Write-Back-Modus konfiguriert und unterstützt das Protokoll

Um die Leistung zu verbessern, ist der externe Datenbus 64 Bit breit, was eine entsprechende Speicherorganisation erfordert.
Der eingebaute Coprozessor ist aufgrund von Architekturverbesserungen (Pipelining) 2-10-mal schneller als die FPU-486 in der Leistung.
Es wurden mehrere neue Anweisungen eingeführt, darunter die Erkennung der CPU-Familie und des CPU-Modells.
Es kommt eine Fehlererkennung interner Geräte (interne Paritätskontrolle) und der externen Busschnittstelle zum Einsatz, die Parität des Adressbusses wird überwacht.
Es wurde die Möglichkeit eingeführt, ein funktional redundantes Dual-Prozessor-System aufzubauen.
Eine Schnittstelle zum Aufbau von Dual-Prozessor-Systemen mit symmetrischer Architektur wurde implementiert (ab der zweiten Pentium-Generation).
Es wurden Energiemanagement-Tools eingeführt.
Es wird eine Pipeline-Adressierung von Buszyklen verwendet.
Die Zeit (Anzahl der Zyklen) zur Ausführung von Anweisungen wurde reduziert.
Befehlsverfolgung und Leistungsüberwachung wurden eingeführt.
Die Fähigkeiten des virtuellen Modus wurden erweitert – die Interrupt-Flag-Virtualisierung wurde eingeführt.
Die Möglichkeit, 4-MB-Seiten im Paging-Modus zu betreiben, wurde eingeführt.

Alle Pentium-Prozessoren verfügen über SMM-Funktionen, deren Fähigkeiten mit dem Erscheinen neuer Modelle erweitert wurden. Zu den Testfunktionen gehören die integrierte BIST-Funktion (Built-In Self Test) zur Erkennung von Mikrocodefehlern, programmierbare Logikarrays, Befehlscache, Speichercache, Schnellvorlaufpuffer und ROM. Alle Prozessoren verfügen über einen standardmäßigen IEEE 1149.1-Testanschluss, sodass Sie den Prozessor über die JTAG-Schnittstelle testen können.

Die Prozessoren haben neue zusätzliche Debugging-Tools implementiert:

Probe-Modus, der Zugriff auf interne Register und E/A-Bereiche des Systemspeichers des Pentium-Prozessors bietet. In diesem Modus können Sie den Zustand der CPU überprüfen und ändern und so Programme mit ähnlichen Fähigkeiten wie In-Circuit-Emulatoren debuggen.
DE-Debugging-Erweiterungen (Debug Extensions), mit denen Sie Haltepunkte an E/A-Adressen setzen können;
interne Zähler zur Leistungsüberwachung und Aufzeichnung der Anzahl der Ereignisse;
Schrittweise Ausführung mit dem CPUID-Befehl.

Die Pentium-Prozessoren der ersten Generation (P5) mit einer Taktfrequenz von 60 und 66 MHz hatten eine Versorgungsspannung von 5 V, was zu einer hohen Wärmeentwicklung führte (bei einer Frequenz von 66 MHz - 16 W). Sie wurden in PGA-273-Gehäusen (21x21-Matrix) hergestellt, Sockel 4 ist für den Einbau dieser Prozessoren vorgesehen.

Die ersten Prozessormodelle hatten einen Fehler in der FPU (Gleitkommafehler), der zu einem Präzisionsverlust bei der Division mit bestimmten Operandenkombinationen führte. Der Fehler kann von der 4. bis zur 19. Stelle nach dem Komma auftreten. Seit Anfang 1995 werden Prozessoren fehlerfrei produziert. Statistische Studien zeigen, dass der Fehler alle paar Jahre einmal auftreten kann. Dennoch bietet Intel weiterhin kostenlosen Ersatz bereits verkaufter Prozessoren mit Fehler durch korrigierte Versionen an, allerdings ohne „Upgrade“ auf modernere Modelle. Fehlerhafte Prozessoren können mit dem Dienstprogramm CPUIDF.EXE identifiziert werden, das vom Webserver des Unternehmens bezogen werden kann.

Pentium Overdrive 120 und 133 MHz (Overdrive für Pentium) – eine Variante des Pentium-Prozessors der zweiten Generation (mit reduziertem Stromverbrauch und Verdoppelung der Frequenz), die die Pentium-Prozessoren der 1. Generation ersetzen soll. Im Sockel 4 ist ein PGA-273-Paket verbaut. Diese Prozessoren sind teurer als die üblichen Pentium 120 oder 133; ihr Einsatz macht nur dann Sinn, wenn es aus irgendeinem Grund nicht möglich ist, das alte Motherboard zu ersetzen, und die Leistung von ein Pentium 60 oder 66 MHz reicht nicht aus. Aber mehr leistungsstarker Prozessor Es ist immer noch unmöglich, es in ein solches Board zu stecken.

Pentium-Prozessoren der zweiten Generation (P54) haben eine Versorgungsspannung von 3,3 V oder weniger, was die Verlustleistung deutlich reduziert. Gleichzeitig bleiben ihre Ein- und Ausgangssignale TTL-kompatibel, mit Ausnahme der Eingänge zulässiges Maß Das Signal ist auf 3,3 V begrenzt (mit Ausnahme der CLC- und PICCLC-Takteingänge, die Pegel bis zu 5 V zulassen). Fortschrittlichere Modelle der zweiten Generation nutzen die VRT-Technologie (Voltage Reduction Technology), um die Versorgungsspannung zu reduzieren. Gleichzeitig bleibt die VCC-Versorgungsspannung für die Schnittstellenschaltungen gleich 3,3 V und für die Stromversorgung des Kerns, der etwa 90 % der Leistung verbraucht, wird VCC auf 2,9 V reduziert, was die Verlustleistung reduziert.

Die Prozessoren werden in SPGA-296-Gehäusen mit versetzter Pinanordnung gefertigt, für ihren Einbau sind die Sockel 5 und 7 vorgesehen. Sockel 7 verfügt über zwei Stromschienen: VCC2 zur Versorgung des Prozessorkerns und VCC3 zur Versorgung der Schnittstellenschaltungen – und ermöglicht den Einbau von Prozessoren mit VRT-Technologie.

Prozessoren der zweiten Generation verwenden eine interne Frequenzvervielfachung, wobei die externen Systembus-Schnittstellenschaltungen mit Frequenzen von 50, 60 oder 66,66 MHz arbeiten und der Prozessorkern mit höheren Frequenzen (75, 90, 100, 120, 133, 150, 166, 180 und 200 MHz). Durch die Frequenztrennung können Fortschritte in der Prozessortechnologie realisiert werden, die die Möglichkeiten zur Leistungssteigerung von Speicher und anderen herkömmlichen Computerkomponenten deutlich übertreffen. Der Multiplikationsfaktor (1,5, 2, 2,5 oder 3) wird durch eine Kombination von Signalpegeln an den Eingängen BF0, BF1 innerhalb der durch die Przulässigen Grenzen festgelegt. Durch die Unabhängigkeit der Einstellung der externen Frequenz und des Multiplikationsfaktors können Sie die gleiche interne Frequenz einstellen verschiedene Wege. Beispielsweise können 100 MHz sowohl als 50x2 als auch als 66,66x1,5 erhalten werden. Letztere Option ist im Allgemeinen vorzuziehen, da der PCI-Bus in diesem Fall mit einer Frequenz von 33 MHz statt mit 25 MHz arbeitet. Es gibt jedoch Ausnahmen: wenn installierter Speicher Wenn eine Frequenz von 66 MHz mehr Wartezyklen erfordert als eine Frequenz von 50 MHz, ist eine Frequenz von 50 MHz höchstwahrscheinlich vorzuziehen.

Prozessoren mit unterschiedlichen Taktfrequenzen, die in den Markierungen auf dem Gehäuse angegeben sind, werden mit denselben Vorlagen (Schaltkreisen) innerhalb derselben Stepping-Gruppe ausgeführt (siehe unten). Frequenzmarkierungen werden nach strengen Screening-Tests angebracht, abhängig von der Frequenz, bei der die Ausgangsprüfung vollständig bestanden wurde. Dies eröffnet Möglichkeiten zum „Übertakten“ von Prozessoren, einschließlich der Umbenennung von Raubkopien, wenn dem Prozessor eine neue Bezeichnung mit einer erhöhten Taktfrequenz zugewiesen wird. Um eine Umbenennung zu verhindern, waren in einigen Prozessormodellen spezielle Schaltkreise eingebaut, die ein Übertakten verhinderten.

Pentium OverDrive 125, 150 und 166 MHz – eine Variante der Prozessoren der 2. Generation als Ersatz für Pentium 75, 90 und 100 MHz. Sie unterscheiden sich von herkömmlichen vor allem durch einen festen (im Gehäuse eingebauten) Frequenzvervielfachungsfaktor. Konzipiert für den Einbau in Sockel 5 oder 7.

Pentium MMX-Prozessoren (P55C) sind eine neue Generation von Prozessoren, die auf der MMX-Technologie basieren und sich auf Multimedia-, 2D- und 3D-Grafik- und Kommunikationsanwendungen konzentrieren. Die Pentium-Architektur führte acht 64-Bit-Register ein (genauer gesagt wurde es möglich, FPU-Register unterschiedlich zu verwenden), vier neue Datentypen und 57 zusätzliche Befehlsmnemoniken für die gleichzeitige Verarbeitung mehrerer Dateneinheiten (SIMD – Single Instruction Multiple Data). Ein gleichzeitig verarbeitetes 64-Bit-Wort kann entweder eine Verarbeitungseinheit oder acht Einzelbyte-, vier Doppelbyte- oder zwei Vierbyte-Operanden enthalten. Die restlichen Befehle gewährleisten die Kompatibilität mit Pentium.

Zusätzlich zur MMX-Erweiterung verfügt die Pentium MMX-Architektur über eine Reihe von Verbesserungen, die ihre Leistung im Normalbetrieb verbessern. Mehr effektive Methode Die Verzweigungsvorhersage wurde vom Pentium Pro übernommen, die Anzahl der Schreibpuffer wurde verdoppelt (es gab vier davon) und die Größe beider Teile des L1-Cache wurde verdoppelt (jetzt 16+16 KB), die Anzahl der Pipeline-Stufen wurde erhöht , wurde die Möglichkeit des parallelen Rechnens verbessert (der Prozessor ist in der Lage, zwei SIMD-Befehle mit 16-Bit-Daten pro 1 Taktzyklus auszuführen).

Auf Pentium-Systemen mit zwei Prozessoren unterstützt MMX nur eine symmetrische Architektur und die FRC-Funktion (Function Redundant Control) wurde entfernt.

Für den Kern (Spannung 2,7–2,9 V, nominal 2,8 V) und die Schnittstellenschaltungen (3,135–3,6 V, nominal 3,3 V) wird eine separate Stromversorgung verwendet. Der Prozessor ist pin-kompatibel zu Pentiums der zweiten Generation mit VRT-Technologie und wird in Sockel 7 eingebaut (Einbau in Sockel 5 ist mechanisch möglich, elektrisch jedoch nicht akzeptabel).

Pentium-Prozessoren für mobile Anwendungen haben aufgrund der niedrigeren Versorgungsspannung des Prozessorkerns einen geringeren Stromverbrauch. Darüber hinaus wurde die Unterstützung für Dual-Prozessor-Systeme, APIC und die entsprechenden externen Pins von diesen Prozessoren entfernt. Prozessoren dieser Klasse werden sowohl in SPGA-Paketen als auch in TCP-Paketen mit Pins ausgeführt, die um den Umfang des Pakets herum angeordnet sind.

Busschnittstelle des Pentium-Prozessors

Von der Schnittstelle her ähnelt der Pentium-Prozessorbus dem i486-Bus, weist jedoch deutliche Unterschiede auf. Neue Funktionen sollen die Cache-Writeback-Richtlinie unterstützen, die Leistung verbessern und zusätzliche Funktionen bereitstellen. Während der i486-Bus auf maximale Flexibilität und einfache Verbindung von Geräten mit unterschiedlichen Bittiefen ausgerichtet war, lag der Schwerpunkt beim Pentium-Bus auf der Erzielung maximaler Leistung. Der Datenbus wurde auf 64-Bit umgestellt, um die Speicheraustauschleistung zu verbessern. Die Möglichkeit zur dynamischen Steuerung der Busbreite (BS16#- und BS8#-Signale) wurde entfernt; die Koordination der Busbreite mit den Schnittstellenbussen wird den Chipsatz-Chips zugewiesen.

Wenn die Datenparitätskontrolle aktiviert ist (durch das PEN-Signal), führt ein Fehler nicht nur zur Aktivierung des RSNK#-Signals, sondern auch zur Fixierung der fehlerhaften Adresse und Daten im Maschinensteuerregister. Und wenn das MCE-Bit des Registers CR4 gesetzt ist, wird für diesen Fehler Ausnahme 18 generiert.

Zusätzlich zur Datenbus-Paritätskontrolle wurde eine Adressbus-Paritätskontrolle eingeführt. Ein erkannter Adressbus-Bitparitätsfehler verursacht nur ein APCNK#-Fehlersignal, das von der Systemlogik verarbeitet werden kann. Batch-Zyklen werden nur beim Zugriff auf den Speicher ausgeführt, sowohl beim Lesen (wie beim 486) als auch beim Schreiben. Batch-Zyklen sind nur mit zwischengespeichertem Speicher verbunden, und die Cachefähigkeit des Speichers impliziert auch, dass er den Batch-Modus unterstützt. Während eines Burst-Zyklus ändern sich die Byte-Freigabesignale und Low-Bits der Adresse A nicht (Pakete werden immer an den Cache-Zeilengrenzen ausgerichtet). Die Reihenfolge des Adresswechsels (Tabelle 1) ist wie die des 486-Prozessors für eine Speicherorganisation mit zwei Bänken optimiert. Die Pipeline-Adressierung auf dem Bus ist wieder aufgetaucht (wie 286 und 386), wodurch zwei bediente Anforderungen gleichzeitig auf dem Bus vorhanden sein können. Die Abbildungen 1 und 2 zeigen Zeitdiagramme von Einzel- und Pipeline-Batch-Zyklen. Ein Zeichen für einen Burst-Zyklus (und dessen Ende) ist das CACHE#-Signal. Externes System kann einen vom Prozessor gestarteten Paketzyklus nicht unterbrechen (im 486 könnte es den Prozessor zwingen, jeden Paketzyklus mit dem RDY#-Signal in reguläre umzuwandeln). Das Pipelining wird durch das NA#-Signal angefordert, woraufhin der Prozessor die Adresse des nächsten Zyklus innerhalb eines Taktzyklus ausgibt. Ohne Pipelining würde die nächste Adresse (und der nächste Schleifentyp) erst festgelegt, nachdem die Datenübertragung der aktuellen Schleife abgeschlossen ist.

Wie bei früheren Prozessoren wird die Art des Buszyklus durch die Steuersignale M/Iu#, D/C# und W/R# eingestellt, die gleichzeitig mit dem ADS#-Strobe arbeiten. Zusätzlich zu Speicherzugriffs-, E/A- und Interrupt-Bestätigungszyklen verfügt der Prozessor über spezielle Buszyklen, die durch die BE#-Signalkombination identifiziert werden (Tabelle 2). Diese Zyklen erfordern wie die anderen eine Bestätigung mit dem BRDY#-Signal.

Abb.1. Einzelne Lese- und Schreibzyklen auf dem Pentium-Bus

Abb.2. Pipeline-Burst-Lesezyklen auf dem Pentium-Bus

Der Prozessor verfügt über einen EWBE#-Eingang, mit dem er den Zustand externer Write-Behind-Puffer überwacht, um die korrekte Reihenfolge der Bus-Schreibzyklen sicherzustellen. Um die Konsistenz zwischen Cache-Daten und Hauptspeicher aufrechtzuerhalten, führt der Prozessor Snoop-Zyklen (Snoop-Zyklus oder Inquire-Zyklus) aus, die von einem externen (für ihn) System initiiert werden. Diese Schleifen verwenden wie die 486 die Signale AHOLD#, EADS# und die Antwortsignale HIT# und HITM# des Prozessors. Das FLUSH#-Signal bewirkt, dass alle geänderten primären Cache-Zeilen geleert werden (Writeback). Snoop-Schleifen werden vom System initiiert, um das Vorhandensein eines angeforderten Speicherbereichs in einer Cache-Zeile zu ermitteln und seinen Zustand zu bestimmen. Prozessoren ab Pentium unterstützen das MESI-Protokoll, benannt nach den von ihm definierten Zuständen M (Modified), E (Exclusive), S (Shared) und I (Invalid). Die Zustände sind wie folgt definiert:

M-Staat- Die Zeile ist nur in einem Cache vorhanden und geändert, d. h. sie weicht vom Inhalt des Hauptspeichers ab. Der Zugriff auf diese Leitung ist möglich, ohne dass eine Zugriffsschleife außerhalb des lokalen Busses erzeugt wird;
Anwesen- Die Zeile ist nur in einem Cache vorhanden, wird aber nicht geändert. Der Zugriff auf diese Zeile ist möglich, ohne dass eine externe Zugriffsschleife erzeugt wird. Beim Schreiben wechselt sie in den „M“-Zustand.
S-Zustand- Eine Zeile kann möglicherweise in mehreren Caches vorhanden sein. Es kann gelesen werden, ohne eine externe Schleife zu erzeugen, und das Schreiben darauf muss mit einem End-to-End-Schreiben in den Hauptspeicher einhergehen, was zur Ungültigmachung der entsprechenden Zeilen in anderen Caches führt;
Ich behaupte- Die Zeile befindet sich nicht im Cache. Das Lesen kann zur Erzeugung einer Zeilenfüllschleife führen. Das Schreiben erfolgt Ende-zu-Ende und geht an den externen Bus.

Der Prozessor wird wie bei früheren Prozessoren mit dem RESET-Signal initialisiert. Zusätzlich zum Eingang Zurücksetzen RESET Das INIT-Signal wird eingeführt, was dazu führt, dass der Prozessor in den gleichen Zustand wechselt wie das RESET-Signal, wobei jedoch der Inhalt der Cache- und FPU-Register erhalten bleibt. Mit diesem Signal kann vom Protected Mode in den Real Mode umgeschaltet werden.

Während der Betätigung des RESET-Signals muss der Wert an den Steuereingängen des Multiplikationsfaktors BF und die Frequenz am CLC-Eingang eingestellt werden. Schwankungen der Eingangsfrequenz können von einer Multiplizierschaltung auf Basis einer PLL-Schleife (Phase Lock Loop) nicht schnell verarbeitet werden. Wenn der Eingangsfrequenzgenerator instabil ist, ist die Leistung des Prozessors nicht garantiert.

Bei Prozessoren der ersten Generation wurde keine Frequenzvervielfachung verwendet (KF=1). Bei Prozessoren mit 75–133 MHz wurde der Multiplikator (1,5 oder 2) offiziell durch das BF-Signal definiert, tatsächlich akzeptierten viele Prozessoren jedoch zwei Signale: BF0 (einfach BF genannt) und BF1. Der Wert der Multiplikationskoeffizienten für verschiedene Modelle Pentium sind in Tabelle 3 aufgeführt. Bisher unterscheiden sie sich nur in der Interpretation des Standardkoeffizienten (wenn beide Pins BF0 und BF1 frei sind), aber für den kommenden 266-MHz-Prozessor wird die Kombination von 10 wahrscheinlich einen Koeffizienten von 4 bedeuten (und nicht 2, wie in angegeben). siehe Datenblatt für MMX-Prozessoren).

Tabelle 3. Prozessorfrequenz-Multiplikationsfaktor

	Pentium 75-133 MHz		Pentium MMX 166-233 MHz
B.F.	KF	FCORE*	KF	FCORE*
00	2.5	150, 166	2,5x	166
01	3.0	180, 200	3,0x	200
10	2.0	100, 120, 133	2,0x	Nein
11	1.5	75, 90, 100	3,5x	233**

*Der Kerntakt basiert auf einer externen Taktrate von 66,66 MHz.
** Der zulässige externe Frequenzbereich beträgt 33,33–66,66 MHz.

Nach Ablauf des RESET-Signals kann der Prozessor zusätzlich zum normalen Betriebsmodus in einen der folgenden Modi geschaltet werden:

BIST (Integrierter Selbsttest)– ein integrierter Test, der mit etwa 219 Kerntakten läuft und etwa 70 % der internen Blöcke des Prozessors abdeckt. Während der Test läuft, generiert der Prozessor keine externen Schleifen. Nach Abschluss des Tests geht der Prozessor in den Betriebsmodus; das Ergebnis des Abschlusses kann anhand des Inhalts des EAX-Registers beurteilt werden. Ein Nullwert zeigt die Funktionsfähigkeit an, jeder andere Wert weist auf einen Ausfall eines Blocks hin. Wenn der Prozessor während der BIST-Ausführung auf einen internen Paritätsfehler stößt, aktiviert er das IERR#-Signal und versucht einen ShutDown. BIST wird ausgelöst, wenn das INIT-Signal während der fallenden Flanke des RESET-Signals hoch ist;
Tristate-Testmodus- Ein Modus, in dem alle (außer TDO) Ausgangs- und bidirektionalen Signale in den dritten Zustand gehen, wird durch eingeschaltet niedriges Niveau FLUSH#-Signal während des Abfalls des RESET-Signals;
FRC– ein Modus, in dem der Prozessor als Prüfer in einem funktionell redundanten Dual-Prozessor-System fungiert. Schaltet sich ein, wenn der FRCMC#-Eingang während des Abfalls des RESET-Signals niedrig ist.

Bei Pentium-Prozessoren sind die Quellen für durch Hardware ausgelöste Interrupts die folgenden Eingangssignale, geordnet in absteigender Prioritätsreihenfolge:

BUSCHK#- Busüberwachung verursacht MCE-Ausnahme;
R/S#- Umschalten in den Sondenmodus;
SPÜLEN#- Leeren des Caches (kann einen Schreibthread verursachen);
SMI#- Unterbrechung des Eintritts in den SMM-Modus;
DRIN- „sanfter“ Prozessor-Reset;
NMI- nicht maskierbarer Interrupt;
INTR- Anforderung maskierbarer Interrupts;
STOPCLK#- Stoppen Sie die Synchronisierung.

Hier wird der Begriff der Unterbrechung etwas weiter gefasst und bezieht sich auf alle Ereignisse, die den Prozessor dazu veranlassen, externe Schleifen in der durch die unterbrochene Befehlsfolge festgelegten Reihenfolge zu erzeugen (damit kann die Wirkung des FLUSH#-Signals definiert werden). Wenn der APIC-Controller im Prozessor aktiviert ist, ersetzen auf seinem Bus ankommende Interrupts die NMI- und INTR-Signale in dieser Liste.

Prozessoren der zweiten Generation haben die Möglichkeit, die Interrupt-Prioritätsreihenfolge mithilfe des ITR-Bits (Bit 9 des Registers TR12) zu ändern. Tabelle 4 zeigt zwei Möglichkeiten Interrupt-Prioritäten.

Der Probe-Modus verwendet den Test Access Port der JTAG-Schnittstelle. Diese Schnittstelle kann nicht nur zum Testen (Boundary Scan), sondern auch zu Debugzwecken verwendet werden. Dazu wird das R/S#-Signal in den TAP-Port eingebunden; bei dessen negativer Flanke schließt der Prozessor die Ausführung des aktuellen Befehls ab und stoppt, was er mit dem PRDY-Signal anzeigt. In diesem Zustand kann ein externes Debugging-Gerät über die JTAG-Schnittstelle mit allen internen Registern des Prozessors „kommunizieren“. Anschließend wird das Signal in einen inaktiven Zustand (hoher Pegel) zurückgeführt und der Prozessor „freigegeben“, um die Ausführung der Unterbrechung fortzusetzen Strom von Anweisungen. In Bezug auf die bereitgestellten Debugging-Funktionen entspricht der Probe-Modus einem In-Circuit-Emulator – der Traum eines jeden Entwicklers der am stärksten von der Hardware abhängigen Software. Um den TAP-Port anzuschließen, schlägt Intel vor, einen speziellen 20- oder 30-Pin-Anschluss auf der Systemplatine zu installieren, an den ein externes Debugger-Kabel angeschlossen wird. Dieser Anschluss gibt Prozessorsignale R/S#, PRDY, TDI, TDO, TMS, TSK und TRST# aus – alles, was für das In-Circuit-Debugging benötigt wird. Aber auch wenn sich dieser Anschluss nicht auf der Systemplatine befindet, können Sie über einen speziellen Adapterblock, an den das TAP-Kabel angeschlossen wird, eine Verbindung zu den TAP-Pins herstellen. Der Block wird in den Sockel gesteckt und der Prozessor wird hineingesteckt. Es gibt auch Dual-Pads zum Debuggen von Dual-Prozessor-Systemen.

Tabelle 4. Interrupt-Prioritäten des Pentium-Prozessors

Unterbrechen	ITR = 0 (Standard)	ITR = 1
1	Haltepunkt (INT 3)	Haltepunkt (INT 3)
2	BUSCHK#	BUSCHK#
3	Debug-Traps (INT 1)	SPÜLEN#
4	R/S#	SMI#
5	SPÜLEN#	Debug-Traps (INT 1)
6	SMI#	R/S#
7	DRIN	DRIN
8	NMI	NMI
9	INTR	INTR
10	FPU-Fehler	FPU-Fehler
11	STPCLK#	STPCLK#
12		Fehler bei der nächsten Anweisung

Der SMM-Modus ist ähnlich wie bei den vorherigen 386SL- und 486SL-Prozessoren implementiert, aber ab der zweiten Generation ist es möglich, Anweisungen neu zu starten (siehe Tabelle 3.9) und SMM basierend auf einer vom APIC-Bus empfangenen Nachricht einzugeben.

Pentium-Prozessoren der 2. Generation verfügen über die Möglichkeit, den Stromverbrauch im Leerlaufmodus zu reduzieren (Tabelle 5). Beim STOPCLK#-Signal entlädt der Prozessor die Schreibpuffer und wechselt in den Stop Grant-Modus, in dem die Taktung der meisten Prozessorknoten stoppt, was zu einer Verringerung des Stromverbrauchs um etwa das Zehnfache führt. In diesem Zustand stoppt es die Ausführung von Anweisungen und bedient keine Interrupts, überwacht aber weiterhin den Datenbus und überwacht ihn auf Cache-Treffer. Der Prozessor verlässt diesen Zustand, wenn das STOPCLK#-Signal entfernt wird. Durch die Steuerung des STOPCLK#-Signals zusammen mit der Verwendung des SMM-Modus wird der Advanced Power Management-Mechanismus implementiert. Wenn keine Aktivität vorliegt, setzt der externe Schaltkreis (Chipsatz) dieses Signal bei einem im SMM-Modus ausgeführten Befehl. Bei einem Aufweckereignis entfernt ein externer Schaltkreis (ohne Beteiligung des Prozessors, der „schläft“) das Signal und der Prozessor arbeitet weiter. Darüber hinaus ist es mit dem STOPCLK#-Signal möglich, den Prozessor zu verlangsamen (mit einer proportionalen Reduzierung des Stromverbrauchs), wenn an diesen Eingang ein periodisches Impulssignal angelegt wird. Der Arbeitszyklus der Impulse bestimmt den Leerlauffaktor des Prozessors und damit seine Leistung (als würde er die bedingte Taktfrequenz reduzieren).

Der Prozessor wechselt in den Auto-HALT-PowerDown-Zustand, wenn er den HALT-Befehl ausführt. In diesem Zustand reagiert der Prozessor auf alle Interrupts und überwacht auch weiterhin den Bus. Im externen Taktstoppmodus verbraucht der Prozessor nur minimale Energie, führt in diesem Modus jedoch keine Funktionen aus und die anschließende Taktversorgung muss von einem Hardware-Reset-Signal begleitet werden.

*Im Stop-Sync-Modus verbraucht der Prozessor weniger als 0,3 W.

Der Pentium der ersten Generation verfügt über Trace-Ausgangssignale, die den Betrieb von Pipelines (IU, IV), Branch Facts (IBT) und den VTZ-VTO Branch Trace widerspiegeln. Prozessoren der zweiten Generation verfügen jedoch nicht über diese Pins – anscheinend ist es nicht mehr interessant, sie zu beobachten. Der Zweck der Signale ist in Tabelle 6 angegeben.

Tabelle 6. Signalzuordnungen für Pentium-Prozessoren

Signal	E/A	Zweck
A	E/A	Adresse – Bussignale adressieren. Linien A werden in Tracking-Schleifen eingegeben
A20M	ICH	A20-Maske – Maskierungsbit A20 der physischen Adresse zur Emulation des 8086-Adressraums. Bei Konfiguration für die Verwendung mit zwei Prozessoren wird das Signal ignoriert
ANZEIGEN#	Ö	Adressstatus – Signal zur Identifizierung des Adresszyklus, in dem die Signale W/R#, D/C#, M/IO#, BE und A gültig sind
ADSC#*	Ö	Adressstatuskopie – funktional identisch mit ADS#, wird zum Entladen der ADS#-Zeile verwendet
AHOLD	ICH	Address Hold – Fordern Sie den Zugriff auf den internen Prozessor-Adressbus von einem anderen Bus-Controller an, um Tracking-Zyklen zu organisieren
AR	E/A	Adressparität – Adressbus-Paritätsprüfbit
APCHK#	Ö	Adressparitätsprüfung – Adressbus-Paritätsfehlersignal
APICEN/PICD1*	ICH	Erweiterte programmierbare Interrupt-Controller-Aktivierung – das APIC-Signal wird während des Abfalls des RESET-Signals auf einem hohen Pegel aktiviert. Wenn APIC aktiviert ist, wird der Pin im Run-Modus für die APIC-Datenleitung (Programmable Interrupt Controller Data 1) verwendet.
SEI# SEI#	Ö E/A	Byte Enable – Signale, die angeben, welche Datenbusbytes in einem bestimmten Buszyklus verwendet werden. BE#-Signale werden verwendet, um die APIC-ID während des RESET-Signals festzulegen. BE4# wird während der FLUSH-Schleife auf Systemen mit zwei Prozessoren als Eingabe verwendet
B.F.	ICH	Busfrequenz – Steuerung des Frequenzmultiplikationsfaktors (siehe Tabelle 3). Pentium verfügt nicht über 60 und 66 MHz
BOFF#	ICH	Backoff – ein Signal, das alle Ausgänge in einen hochohmigen Zustand zwingt. Wenn es während eines Buszyklus eingegeben wird, wird der Buszyklus fortgesetzt, nachdem das Signal entfernt wird
BP#	Ö	Haltepunkt – Signale, die das Erreichen eines Haltepunkts in den Debug-Registern DR3 und DR2 anzeigen
PM/BP#	Ö	Leistungsmonitor/Haltepunkt – Signale, die darauf hinweisen, dass in den Debug-Registern DR1 und DR0 ein Haltepunkt erreicht wurde oder die zur Überwachung der Prozessorleistung verwendeten Zähler ausgelöst wurden
BRDY#	ICH	Burst Ready – Bereitschaftseingang, der den aktuellen Datenübertragungszyklus beendet. Im Gegensatz zum i486 wird das Signal zum Abschließen aller Zyklen verwendet (das RDY#-Signal ist ausgeschlossen, der Prozessor wendet Batch-Zyklen nur auf den zwischengespeicherten Speicher an, was deren bedingungslose Unterstützung durch das System impliziert).
BRDYC#*		Burst Ready Copy ist das logische Äquivalent des BRDY#-Signals
BREQ	Ö	Bus erforderlich – Signal der internen Anforderung des Prozessors, auf den Bus zuzugreifen. Gilt auch dann, wenn der Prozessor den Bus nicht steuert
BUSCHK#	ICH	Bus Check ist ein Signal, mit dem das System einen fehlgeschlagenen Abschluss eines Buszyklus anzeigen kann. In diesem Fall sind die Adress- und Steuersignale in den MCR-Registern festgelegt, und wenn das MCE-Bit gesetzt ist, wird im CR4-Register eine „Maschinenprüfungsausnahme“ generiert. Funktioniert nicht, wenn das STPCLK#-Signal aktiv ist
ZWISCHENSPEICHER#	Ö	Zeigt bei CPU-initiierten Schleifen intern zwischengespeicherte Schleifen (für Lesevorgänge) und eine Burst-Schleife für Schreibvorgänge an. Wenn das Signal während eines Lesevorgangs inaktiv ist, speichert der Prozessor die empfangenen Daten nicht zwischen, unabhängig vom KEN#-Signal. Das Signal wird auch zur Bestimmung der Zykluslänge (Anzahl der Gänge) verwendet.
CLK	ICH	Clock – externes Prozessortaktsignal
CPUTYP*	ICH	CPU-Typ – Bestimmung des Prozessortyps. Für den primären (in einem Dual-Prozessor-System) oder einzelnen Prozessor muss der Pin geerdet sein; für den sekundären muss er mit dem VCC-Bus verbunden sein. Wird bei OverDrive-Prozessoren verwendet, um zu bestimmen, ob ein Handshake-Protokoll verwendet werden soll (auf Dual-Socket-Systemen).
D/P#*	Ö	Dual/Primär – Prozessoranzeige. Der Primärprozessor, der den Bus steuert, setzt den Signalpegel auf niedrig
D/C#	Ö	Daten/Code# – ein Signal, das die Art des Buszyklus bestimmt (hoher Pegel beim Übertragen von Speicher- oder E/A-Daten, niedriger Pegel beim Abrufen eines Codes, in einem Interrupt-Bestätigungszyklus oder bei einem Stopp)
D	E/A	Daten – Datenbussignale
D.P.	E/A	Datenparität – Datenbus-Byte-Paritätsbits
PICDO*	E/A	Dual Processing Enable – Dual-Prozessor-Modus aktivieren. Für den Sekundärprozessor ein Ausgang, der es dem Primärprozessor (für den dieses Signal ein Eingang ist) ermöglicht, während der Betätigung des RESET#-Signals das Vorhandensein des Sekundärprozessors auf einem niedrigen Pegel zu bestimmen. Wird verwendet, um das Vorhandensein eines Prozessors im Sockel anzuzeigen. Im Betriebsmodus wird sie als APIC-Datenleitung genutzt
EADS#	ICH	Externe Adresse – Indikator für das Vorhandensein einer gültigen Adresse an den Adressbus-Pins des Prozessors. Wird verwendet, um eine interne Cache-Snoop-Schleife durchzuführen
EWBE#	ICH	Externer Schreibpuffer leer – Indikator für leere externe Schreibpuffer. Wenn der Prozessor beim Generieren eines Schreibzyklus einen inaktiven Zustand dieses Signals erkennt, wird der Vorgang verzögert, damit externe Puffer ihre Vorgänge auf den Bus verlagern können.
FERR#	Ö	Gleitkommafehler – mathematisches Fehlersignal. Coprozessor. Wird als Fehler-Interrupt-Anfrage verwendet
SPÜLEN#	ICH	Cache Flush – ein Signal zum vollständigen Löschen des internen Caches. Basierend auf diesem Signal werden alle Rückwärtseingaben durchgeführt, woraufhin ein spezieller Bestätigungszyklus den Abschluss der Reinigung anzeigt. Wenn dieses Signal aktiviert wird, bevor das RESET-Signal abläuft, geht der Prozessor in den Zustand über Testmodus mit hochohmigem Ausgang und bidirektionalen Leitungen
FRCMC#*	ICH	Functional Redundancy Checking Master/Checker – eine Eingabe, die die Rolle des Prozessors in einem funktional redundanten Paar bestimmt: Hauptprozessor oder Checker. Wird nur während des RESET#-Signals erfasst
HIT#, HITM#	Ö	Signalisiert die Ergebnisse eines Transaktionsverfolgungsvorgangs. HIT# (Snoop Hit) zeigt einen Cache-Treffer an. HITM# (Hit Modified) zeigt einen Treffer in einer geänderten Zeile an und verhindert, dass andere Buscontroller auf diese Daten zugreifen, bis ein Writeback (WB) durchgeführt wird. Signale erscheinen zwei Taktzyklen nach dem EADS#-Signal des entsprechenden Tracking-Zyklus
HLDA	Ö	Hold Acknowledge – Bestätigung der Gewährung der Kontrolle über den lokalen Bus an einen anderen Controller
HALTEN	ICH	Hold Request – lokale Bussteuerungsanforderung von einem anderen Controller
IERR#	Ö	Interner Fehler – internes Paritäts- oder Nichtparitätsfehlererkennungssignal im FRC-Modus
IGNNE#	ICH	Numerischen Fehler ignorieren – ignoriert Coprozessorfehler – verhindert das Auslösen einer Ausnahme. Wird aus Kompatibilitätsgründen mit AT verwendet, wo ein Hardware-Interrupt anstelle einer Ausnahme generiert wird
DRIN	ICH	Initialisierung – sanfte Initialisierung des Prozessors. Das Signal bewirkt, dass die allgemeinen Register zurückgesetzt werden und ein Übergang entlang des Vektors erfolgt, der während der Einschaltkonfiguration angegeben wurde. Der Inhalt des Caches, der Schreibpuffer und der FPU-Register ist davon nicht betroffen. Wenn das Signal aktiv ist, während das RESET#-Signal abläuft, führt der Prozessor einen BIST aus
LINT (NMI, INTR)	ICH	Lokaler APIC-Interrupt – Interrupt-Eingänge lokaler APIC-Controller. Wenn API C deaktiviert ist, wird LINT0 zum INTR-Signal, LINT1 wird zum NMI-Signal. Mit dem RESET#-Signal wird der API-C-Betrieb aktiviert und die Eingänge arbeiten im APIC-Modus, der programmgesteuert abgebrochen werden kann. Während das RESET#-Signal aktiv ist, werden sie zur Konfiguration des Frequenzvervielfachers verwendet
INV	ICH	Invalidierung – Zeileninvalidierungseingabe bei Treffer im Abfragezyklus (während des EADS#-Signals)
KEN#	ICH	Cache-Aktivierung – aktiviert die Zwischenspeicherung des Speichers, auf den im aktuellen Zyklus zugegriffen wird
SPERREN#	Ö	Bus Lock – ein Bussteuerungsmonopolisierungssignal, das während der Ausführung von Anweisungen mit dem LOCK-Präfix und automatisch beim Ausführen von XCHG-Anweisungen mit Speicher, Interrupt-Bestätigung und Zugriff auf Deskriptortabellen generiert wird
M/IO#	Ö	Speicher/IO#-Auswahl – ein hoher Pegel zeigt einen Speicherzugriff (oder Stopp) an, ein niedriger Pegel zeigt einen Zugriff auf E/A-Ports oder eine Interrupt-Bestätigung an
N / A#	ICH	Nächste Adresse – ein Eingang, der die Bereitschaft des externen RAM signalisiert, die nächste Adresse zu akzeptieren, bevor die aktuelle Datenübertragung abgeschlossen ist. Die nächste Adresse (zusammen mit dem EADS#-Strobe) erscheint zwei Taktzyklen nach NA#. Der Prozessor kann bis zu zwei unvollständige Zyklen auf dem externen Bus behalten
PBGNT#*	E/A	Private Bus Grant – eine Leitung, die auf Dual-Prozessor-Systemen verwendet wird, um die Kontrolle über den lokalen Bus zu übertragen
PBREQ#*	E/A	Private Busanforderung – lokale Busanforderungsleitung auf Dual-Prozessor-Systemen
PCD	Ö	Page Cache Disable – Seiten-Caching deaktivieren (den Status des PCD-Bits des CR3-Registers, Verzeichnisses oder der Seitentabelle ausgeben). PCD kann durch das allgemeine CD-Cache-Deaktivierungsbit des Registers CR0 erzwungen werden
P.W.T.	Ö	Page Write Through – Seiten-Caching mit dem WT-Algorithmus (Ausgabe des Zustands des PWT-Bits des CR3-Registers, Verzeichnisses oder der Seitentabelle)
PCHK#	Ö	Patrity Check – Paritätsfehlersignal für jedes der zulässigen Bytes
STIFT#	ICH	Parity Enable – ein Eingang, der zusammen mit dem MCE-Bit des CR4-Registers die Generierung einer Ausnahme bestimmt, wenn im aktuellen Lesezyklus ein Paritätsfehler auftritt
PHIT#*	E/A	Privater Treffer – ein Cache-Treffersignal, das zur Gewährleistung der primären Cache-Kohärenz auf Systemen mit zwei Prozessoren verwendet wird
PHITM#*	E/A	Privater modifizierter Treffer – ein modifiziertes Zeilen-Cache-Treffersignal, das verwendet wird, um die Kohärenz des primären Caches auf Systemen mit zwei Prozessoren sicherzustellen
PICCLK*	ICH	APIC Clock – APIC-Bussynchronisation
PRDY	Ö	Probe Ready – Probe-Bereitschaftssignal, das von Hardware-Debugging-Tools verwendet wird. Zeigt an, dass die normale Ausführung als Reaktion auf das R/S#-Signal gestoppt wird (Eintritt in den Sondenmodus).
R/S#	ICH	Run/Stop# – Eingang, der die normale Ausführung von Anweisungen stoppt und durch eine negative Flanke in den Sondenmodus wechselt
ZURÜCKSETZEN	ICH	Prozessor-Reset – Konfiguriert den Prozessor, initialisiert Register, löscht den Cache (ohne ein Zurückschreiben durchzuführen) und springt zum Reset-Vektor (Standard ist OFFFFFFFOh). Wenn das INIT#-Signal bei Ablauf des Signals aktiv ist, führt der Prozessor einen BIST aus
SCYC	Ö	Geteilter Zyklus – Indikator für einen verriegelten, nicht ausgerichteten Zyklus (der zusätzliche Gänge erfordert)
SMI#	ICH	System Management Interrupt – Interrupt-Signal zum Aufrufen des SMM-Modus
SMIACT#	Ö	SMM-Modus-Anzeigesignal
STPCLK#	ICH	Stop Clock – ein asynchrones Signal, das den Prozessor mit geringem Verbrauch in den Stop Grant-Zustand versetzt
WB/WT#	ICH	Zurückschreiben/Durchschreiben – eine Eingabe, mit der Sie die Schreibrichtlinie für das Caching zeilengenau bestimmen können
TRST#	ICH	Test-Reset – TAP-Logik-Reset-Signal
TCK	ICH	Test Clock – Synchronisation beim Testen über die JTAG-Schnittstelle
TDI	ICH	Testdateneingabe – Geben Sie Daten beim Testen über die JTAG-Schnittstelle ein
TDO	Ö	Testdatenausgabe – Ausgabe von Daten beim Testen über die JTAG-Schnittstelle
TMS	ICH	Testmodusstatus – Wählen Sie den JTAG-Testmodus aus
VCC2	ICH	Kernleistung (2,9 V)
NC	ICH	Nicht verbunden – Pins, die nicht verbunden bleiben sollten
VCC2DET#	Ö	Spannungsregler-Steuersignal VCC2 (wird zum automatischen Einschalten der zweiten Quelle in Prozessoren mit VRT verwendet)
VCC3	ICH	Schnittstellenspannung (3,3 V)
VSS	ICH	Gemeinsames Stromkabel (GND)
W/R#	Ö	Schreiben/Lesen – Signal, das die Art des Buszyklus bestimmt (Schreiben/Lesen)

*Adsc#-, BRDYC#-, CPUTYP-, D/P#-, FRCMC#-, PBGNT#-, PBREQ#-, PHIT#-, PHITM#-, PICCLK-, PICDO- und PICD1-Pins sind für mobile Prozessoren nicht verfügbar.

Architekturerweiterungen

In Bezug auf die grundlegende Architektur von 32-Bit-Prozessoren und ihre Entwicklung in Prozessoren der vierten Generation verfügen Pentium-Prozessoren (und ältere Prozessoren) über eine Reihe von Erweiterungen, die mit der Verbesserung der Modelle erscheinen. Um Informationen darüber zu erhalten, enthält das Befehlssystem die CPUID-Anweisung, mit der Sie jederzeit (und nicht erst unmittelbar nach dem RESET-Signal) programmgesteuert Informationen über die Klasse, das Modell und die Architekturmerkmale eines bestimmten Prozessors erhalten können. Die Anwendung dieser Anweisung ist im Abschnitt 7.2 ausführlich beschrieben.

Zusätzlich zur Grundarchitektur von 32-Bit-Prozessoren verfügt Pentium über eine Reihe modellspezifischer Register (MSRs). Dazu gehören eine Gruppe von Testregistern (TR1-TR12), Leistungsüberwachungstools sowie Adress- und Datenspeicherregister für den Zyklus, der die Maschinenfehlerkontrolle ausgelöst hat. Der Name dieser Registergruppe weist auf ihre mögliche Inkompatibilität für verschiedene Klassen (Pentium und Pentium Pro) und sogar Prozessormodelle hin. Ein Programm, das sie verwendet, muss sich auf Prozessorinformationen verlassen, die aus der CPUID-Anweisung erhalten werden.

Zu den Leistungsüberwachungstools gehören ein Echtzeit-Timer und Ereigniszähler. Der TSC-Timer (Time Stamp Counter) ist ein 64-Bit-Zähler, der mit jedem Prozessorkern-Taktzyklus erhöht wird. Der RDTSC-Befehl soll seinen Inhalt lesen.

Die Ereigniszähler CTRO, CTR1 mit einer Breite von 40 Bit sind so programmiert, dass sie Ereignisse verschiedener Klassen im Zusammenhang mit Busoperationen, Befehlsausführung, Ereignissen in internen Knoten im Zusammenhang mit dem Betrieb von Pipelines, Caches, Haltepunktüberwachung usw. zählen. Sechs-Bit-Ereignistyp Felder ermöglichen es jedem von Zählern, selbstständig Zählereignisse aus einer umfangreichen Liste zuzuordnen. Der Status der Zähler kann per Software voreingestellt und ausgelesen werden. Darüber hinaus gibt es externe PM-Signale, die so programmiert sind, dass sie anzeigen, wann die entsprechenden Zähler ausgelöst oder übergelaufen sind. Da diese Signale aufgrund der internen Frequenzvervielfachung ihren Wert mit einer Frequenz ändern können, die die Systembusfrequenz nicht überschreitet, kann jedes Auftreten dieser Signale mehrere (bis zum Wert des Multiplikationsfaktors) Zähleraktivierungsereignisse widerspiegeln.

Mit Testregistern können Sie die meisten Funktionseinheiten des Prozessors steuern und so die Möglichkeit dazu bieten detaillierte Tests ihre Leistung. Mithilfe der TR12-Registerbits können Sie neue Architektureigenschaften (Verzweigungsvorhersage und -verfolgung, parallele Ausführung von Anweisungen) sowie den Betrieb des primären Caches deaktivieren:

Bit 0 – NBP (No Branch Prediction) – verhindert das Füllen des RTB-Puffers. Dabei behalten die bisherigen Vorkommnisse weiterhin ihre Gültigkeit vollständige Abschaltung Vorhersagen müssen das Register CR3 laden (dadurch wird die Verzweigungstabelle zurückgesetzt);
Bit 1 – TR – ermöglicht die Bildung eines speziellen Verzweigungsnachrichtenzyklus;
Bit 2 – SE (Single Pipe Execution) – verhindert den Betrieb der zweiten Pipeline (bricht die paarweise Ausführung von Anweisungen ab);
Bit 3 – Cl (Cache Inhibit) – verhindert das Füllen primärer Cache-Zeilen. Im Gegensatz zum CD-Bit des CR0-Registers hat dieses Bit keinen Einfluss auf das PCD-Signal und stellt so sicher, dass der externe sekundäre Cache funktionieren kann, wenn der primäre Cache deaktiviert ist (zu Testzwecken);
Bit 9 – ITR (I Trap Restart) – ermöglicht die Unterstützung für den Neustart von E/A-Anweisungen während SMI-Interrupts.

IN technische Information Auf Pentium-Prozessoren wird die Eigenschaft „Programmierbare Puffergröße“ erwähnt. Das erste, was mir beim Übersetzen in den Sinn kommt, klingt nach „programmierbare Puffergröße“ und lässt mich an Schreibpuffer denken. Tatsächlich hat dies nichts mit den Eigenschaften der Software- oder Logikarchitektur zu tun, sondern mit der Möglichkeit, die rein elektrischen Eigenschaften der Schnittstellenpufferschaltungen zu steuern.

Dual-Prozessor-Systeme

Pentium-Prozessoren ab der zweiten Generation verfügen über spezielle Schnittstellentools zum Aufbau von Dual-Prozessor-Systemen. Die Schnittstelle ermöglicht die Installation von zwei Prozessoren an einem lokalen Systembus, wobei fast alle gleichnamigen Pins einfach direkt zusammengefasst werden. Ziel der Vereinheitlichung ist entweder die Nutzung von SMP (Symmetric Multi-Processing) oder der Aufbau funktional redundanter FRC-Systeme (Functional Redundancy Checking).

In einem System mit SMP führt jeder Prozessor seine eigene Aufgabe aus, die ihm vom Betriebssystem zugewiesen wird. SMP-Unterstützung wird von Betriebssystemen wie Novell NetWare, Windows NT und Unix bereitgestellt. Beide Prozessoren teilen sich die gemeinsamen Ressourcen des Computers, einschließlich Speicher und externe Geräte. Zu jedem Zeitpunkt kann nur einer der beiden Prozessoren den Bus steuern; nach bestimmten Regeln wechseln sie die Rollen.

Da jeder Prozessor über einen eigenen internen Primärcache verfügt, gehört es zu den Aufgaben der Schnittstelle, die Datenkonsistenz über alle Hierarchieebenen hinweg sicherzustellen Arbeitsspeicher(zwei primäre, ein sekundärer Cache und Hauptspeicher). Dieses Problem wird mithilfe lokaler Überwachungsschleifen gelöst, die vom Prozessor wahrgenommen werden, der den Bus nicht steuert dieser Moment durch das von einem anderen Prozessor erzeugte ADS#-Signal. Die Antworten auf lokale Snoop-Schleifen sind die PHIT#- und PHITM#-Signale, während die Rolle der HIT#- und HITM#-Signale dieselbe bleibt – sie werden in externen (bezogen auf beide Prozessoren) Snoop-Schleifen verwendet, die durch die EADS#-Signale initiiert werden.

Für die Handhabung von Hardware-Interrupts in Multiprozessorsystemen wird herkömmliche Hardware ungeeignet, da das bisherige Schema der Übermittlung einer INTR-Anfrage und der Übertragung eines Vektors in der INTA#-Schleife eindeutig auf die Einzigartigkeit des Prozessors ausgerichtet ist. Um dieses Problem zu lösen, wurde ab der zweiten Generation der fortschrittliche programmierbare Unterbrechungscontroller APIC (Advanced Programmable Interruption Controller) in die Struktur von Pentium-Prozessoren eingeführt. Dieser Controller verfügt über externe lokale LINT-Interrupt-Signale und einen dreiadrigen Schnittstellenbus (PICD und PICCLK), über den beide Prozessoren mit dem APIC-Controller des Motherboards kommunizieren. Lokale Interrupt-Anfragen werden nur von dem Prozessor bearbeitet, dessen Pins (LINTO, LINT1) ihre Signale empfangen. Gemeinsame (gemeinsame) Interrupts (einschließlich SMI) gelangen in Form von Nachrichten über die APIC-Schnittstelle zu Prozessoren. In diesem Fall sind die Controller vorprogrammiert und definieren die Funktionen jedes Prozessors im Falle eines bestimmten Hardware-Interrupts. Die APIC-Controller jedes Prozessors und der Motherboard-Controller, die über eine APIC-Schnittstelle verbunden sind, führen sowohl statisches als auch dynamisches Interrupt-Routing durch. Äußerlich Softwareschnittstelle Die Interrupt-Verarbeitung bleibt mit der 8259A-Controller-Steuerung kompatibel und macht die APIC-Präsenz für die Anwendungssoftware transparent. Der Interrupt-Verarbeitungsmodus über APIC wird durch das APICEN-Signal über einen Hardware-Reset aktiviert; er kann anschließend per Software deaktiviert werden.

Die Arbitrierung der Prozessoren erfolgt mithilfe der lokalen Bussteuersignale „private“ Anforderung (PBREQ#) und Übertragungsbestätigung (PBGNT#). Der Prozessor – der aktuelle Eigentümer des Busses – übergibt die Kontrolle über den Bus auf dessen Anfrage hin nur nach Abschluss des Vorgangs an einen anderen Prozessor. Blockierte Schleifen können nicht von einem anderen Prozessor unterbrochen werden, es sei denn, der Speicherzugriff erfolgt in einem Bereich, dessen geändertes Bild sich im Cache des anderen Prozessors befindet. In diesem Fall wird ihm, wie durch das PHITM#-Signal angezeigt, die Kontrolle über das Zurückschreiben aus dem Cache übertragen. Herkömmliche Systemarbitrierungssignale (HOLD, HLDA, BOFF#) in einem Dual-Prozessor-System funktionieren auf die übliche Weise, werden jedoch abwechselnd vom aktuellen Besitzer des lokalen Busses wahrgenommen und gesteuert.

In der FRC-Konfiguration fungieren zwei Prozessoren als eine logische Einheit: ein funktional redundantes Master/Checker-Paar. Der Hauptprozessor (Master) arbeitet im normalen Einzelprozessormodus. Der Verifizierungsprozessor führt alle gleichen Vorgänge „im Stillen“ aus, ohne den Bus zu steuern, und vergleicht die Ausgangssignale des Hauptprozessors (getestet) mit den Signalen, die er selbst generiert, wobei er die gleichen Vorgänge ausführt, ohne den Bus zu verlassen. Wird eine Diskrepanz erkannt, wird ein IERR-Fehlersignal generiert und kann als Interrupt verarbeitet werden.

Dual-Prozessor-Systeme können grundsätzlich Prozessoren mit unterschiedlichen Schritten verwenden, ihre Kernfrequenzen müssen jedoch übereinstimmen (der Bus wird natürlich durch ein gemeinsames Signal synchronisiert).

Kennzeichnung und Identifizierung von Pentium-Prozessoren

Pentium-Prozessoren verfügen über ein recht komplexes Markierungssystem. Auf der oberen Gehäuseebene sind die Familie, zu der der Prozessor gehört, der Produktcode und die Taktfrequenz angegeben. Beispielsweise bezieht sich die Bezeichnung A80502-90 auf das zweite Pentium-Modell mit einer Frequenz von 90 MHz. Die Aufschriften © ’92 ’93 oder © ’92 ’95 in der unteren Zeile haben keinen Bezug zum Herstellungsjahr.

Die dreistellige Zahl hinter den Symbolen SX, SK, SU, SY oder SZ wird als S-Spezifikation bezeichnet und bestimmt die Versionsnummer (Stepping) des Produkts und seiner Parameter. Das Hersteller-Stepping (Mfg. Stepping) wird durch eine Folge von Buchstaben und Zahlen codiert. Wenn Fehler korrigiert und kleinere Änderungen vorgenommen werden, erhöht sich die Zahl (d. h. auf A1 folgt A2). Wesentliche Änderungen gehen mit einer Änderung des Buchstabens und einer Neusetzung der Zahl einher (auf AZ folgt beispielsweise VO). Innerhalb einer Herstellerstufe gibt es eine Gruppe von Produkten mit unterschiedlichen S-Spezifikationen.

Es gibt folgende Änderungen an einigen Prozessorparametern:
STD (Standard) – Stromversorgung VCC = 3,135–3,6 V für Prozessoren vom Typ C2 und höher
VR (Volt Reduced) – reduzierte Stromversorgung VCC = 3.300–3.465 V;
VRE – für C2 und nachfolgendes VCC = 3,40–3,60 V; für B-Stufe 3,45-3,60 V;
MD steht für reduzierte Zeitanforderungen.

Die Versorgungsspannung wird explizit in der Kennzeichnung angegeben (z. B. 2,9 V) nach der dreistelligen S-Angabe oder ist in den Zeichen nach dem Schrägstrich kodiert. Im Bezeichnungstyp SK113/ABC tragen die Felder A, B und C folgende Informationen:
Feld A gibt den Versorgungsspannungsbereich an: S = STD, V=VRE;
Feld B spezifiziert die Spezifikationen der Zeitparameter: S – Standard, M – reduzierte Anforderungen (MD);
Feld C gibt die Fähigkeit an, in einem Dual-Prozessor-System zu arbeiten: S – Standard, U – der Prozessor kann nur in einem Single-Prozessor-System arbeiten; er wurde nicht im Dual-Prozessor-Modus getestet.

Informationen über den Prozessor sind nach einem Hardware-Reset im EDX-Register enthalten; sie können auch nach Ausführung der CPUID-Anweisung (z. B. durch Ausführen des Dienstprogramms CPUID.EXE) aus dem EAX-Register abgerufen werden. Beachten Sie, dass Informationen über die zulässige Taktfrequenz nicht im Prozessor gespeichert werden, sondern erst in den Markierungen nach Ablehnungstests erscheinen. Tabelle 7 zeigt die Parameter hergestellter Prozessoren (Stand Mai 1997). Die ersten vier Spalten geben die Bits der EDX- oder EAX-Register an, in denen diese Codes gespeichert sind. Typ 0 meldet den primären Prozessor (oder den einzigen in einem System mit einem Prozessor), Typ 2 meldet den sekundären Prozessor in einem System mit zwei Prozessoren. Familie 5 gibt an, dass der Prozessor zur Pentium-Klasse gehört. Das Modell gibt die Generation an (Pentium 60/66 repräsentiert Modell 1). Die Herstellerschrittweite (Mfg. Stepping) spiegelt symbolisch das Modell, die numerische Schrittweite und den Gehäusetyp wider. Diese Tabelle kann verwendet werden, um Zweifel an der Richtigkeit der Verwendung eines bestimmten Prozessors unter bestimmten Bedingungen auszuräumen. Bei Einzelprozessorsystemen ist die Höhe der Versorgungsspannung von größtem Interesse.

Tabelle 7. Modifikationen von Pentium 75-200 MHz-Prozessoren

Prozessoren für mobile Anwendungen haben einen geringeren Stromverbrauch und eine höhere Temperaturtoleranz, was den Einsatz in eher beengten Gehäusen mit schlechten Belüftungsbedingungen ermöglicht.

Sockeltypen für Pentium-Prozessoren

Für den Einbau von Pentium-Prozessoren wurden drei Sockeltypen entwickelt – 4, 5 und 7 (Tabellen 8 und 9).

Sockel 4 (Abb. 3) ist für Prozessoren der ersten Generation (60 und 66 MHz) ausgelegt. Es verfügt über eine 21x21-Pin-Matrix und eine Versorgungsspannung von 5 V.

Sockel 5 ist für Pentium-Prozessoren der zweiten Generation mit Frequenzen bis 100 MHz konzipiert, die über einen festen Multiplikator von 1,5 und eine einzelne Versorgungsspannung von etwa 3,3 V verfügen. Die Pins seiner 37x37-Matrix sind schachbrettartig angeordnet (Abb. 4). ).

Tabelle 11. Stromversorgung in Buchse 7

Pentium-kompatible Prozessoren

Zu den Prozessoren der fünften Generation zählen neben dem klassischen Pentium von Intel auch eine Reihe von Prozessoren anderer Hersteller. Einige von ihnen verfügen über einige Funktionen von Prozessoren der sechsten Generation, aber in diesem Kapitel werden wir Prozessoren betrachten, die über eine mit dem Pentium-Prozessor kompatible Schnittstelle verfügen.

AMD produziert zwei mit Pentium pinkompatible Prozessorfamilien – K5 und K6. Prozessoren dieser Typen können in Sockel 7 eingebaut werden, einige Versionen von K5 können auch in Sockel 5 arbeiten. Die Prozessoren sind softwarekompatibel zur x86-Familie und verfügen über ein Logo, das auf die Kompatibilität mit Windows hinweist. Sie können jedoch nur in sicher installiert werden Motherboards, in deren Beschreibung ausdrücklich auf die Möglichkeit ihrer Verwendung hingewiesen wird. Andernfalls kann es zu Problemen beim Betrieb des Cache-Speichers kommen, die von vielen Testprogrammen nicht erkannt werden. Motherboards, die AMD-Prozessoren unterstützen, berücksichtigen einige spezifische Betriebsmodi von Pufferschnittstellenschaltungen.

AMD-Prozessoren zeichnen sich wie immer durch das Vorhandensein fortschrittlicher SMM- und Energieverwaltungstools aus. Der Preis dieser Prozessoren ist niedriger als bei ähnlichen Intel-Produkten.

AMD K5 PR75/90/100/120/133/166 und höher sind Pentium-kompatible Prozessoren, die für den Einbau in Sockel 7 konzipiert sind. Im Vergleich zu Intel-Prozessoren verfügen diese Prozessoren über einige Merkmale der sechsten Generation: eine komplexere Pipeline, Ausführung nach Annahme, Reihenfolge der Befehlsausführung ändern, Register umbenennen und einige andere. Die Leistungsbezeichnung verwendet P-Rating (siehe Abschnitt 7.3) und die Kerntaktfrequenz kann niedriger sein als die PR-Bezeichnung. Beispielsweise hat ein Prozessor mit der Bezeichnung AMD-K5 PR133ABQ 100 MHz ein P-Rating von 133 und eine Kernfrequenz von 100 MHz. Die Buchstaben nach dem PR-Wert spiegeln die folgenden Parameter wider:

A - Gehäusetyp (SPGA),

V - Versorgungsspannung.

Mögliche Optionen für Single-Power-Prozessoren:

V=3,5 V (3,45-3,60)

C=3,3 V (3,30-3,465)

F=3,3 V (3,135-3,465)

Für zukünftige Prozessoren mit getrennter Kern- und Schnittstellen-Stromversorgung:

G=x/y – automatische Erkennung

Q – zulässige Gehäusetemperatur. Möglichkeiten:

Manchmal werden dieselben Prozessoren als AMD5K86 75 MHz (90, 100...) bezeichnet.

Prozessoren haben externe Frequenzen von 50, 60 und 66,66 MHz, verwenden jedoch eine andere Reihe von Multiplikationsfaktoren: 1,5, 1,75, 2, wie in Tabelle 12 gezeigt.

Der BF-Ausgang (der mit BF0 zusammenfällt) in den ersten Modellen ermöglichte es, den Koeffizienten auf 1,5 (BF=1) oder 2 (BF=0) einzustellen. Mit den BF-Pins können Sie Koeffizienten von 1,5 (BF=10 oder AND) und 1,75 (BF=00) einstellen. Kombination 11 ist reserviert.

Tabelle 12. Häufigkeiten und Multiplikationsfaktoren AMD-Prozessoren K5

P-Bewertung	Modellcode - DX	Kernfrequenz	Busfrequenz	B.F.	B.F.	Multiplikations-Faktor
AMD-K5-PR75	0	75	50	1	-	1,5
AMD-K5-PR90	0	90	60	1	-	1,5
AMD-K5-PR100	0	100	66.66	1	-	1,5
AMD-K5-PR120	1	90	60	-	10	1,5
AMD-K5-PR133	1	100	66.66	-	10	1,5
AMD-K5-PR166	2	116.7	66.66	-	00	1,75

Die Prozessoren unterstützen die Möglichkeit einer funktional redundanten Dual-Prozessor-Architektur (FRC), verfügen jedoch nicht über eine Schnittstelle für symmetrische Multiprozessorsysteme.

Wie beim Pentium der 2. Generation wird die JTAG-Schnittstelle durch R/S#- und PRDY-Signale ergänzt, die den Probe-Debugging-Modus implementieren.

AMD-KB MMX ist ein Prozessor, dessen Kernarchitektur und Eigenschaften an einen Pentium II (oder Pentium Pro mit MMX-Unterstützung, was ungefähr dasselbe ist) erinnern. Allerdings verfügt der AMD-KB MMX im Gegensatz zu diesen Prozessoren über keinen internen sekundären Cache und wird in einem Standard-Sockel 7 verbaut, was ein sehr attraktives Feature darstellt. Die Frage nach der Anwendbarkeit dieses Prozessors in weit verbreiteten Motherboards hängt hauptsächlich von der Unterstützung eines bestimmten ab BIOS-Version, dessen Austausch bei Verwendung von Flash-Speicher keine große Sache darstellt technisches Problem. Der Prozessor verfügt über einen separaten primären Daten- und Befehlscache mit jeweils 32 KB. Der Datencache ist Dual-Port und unterstützt das Zurückschreiben. Der Befehlscache verfügt über zusätzlichen Bereich für vordekodierte Befehle. Die Verzweigungsvorhersage wird mithilfe eines zweistufigen Schemas durchgeführt, wodurch eine Vorhersagezuverlässigkeit auf dem Niveau von 95 % gewährleistet wird. Ohne auf Details der Architekturlösungen einzugehen, können wir sagen, dass dieser Prozessor fast alle Errungenschaften des Pentium I-Prozessors widerspiegelt, einschließlich Stromverbrauch und Taktsteuerungsmodi. Im Gegensatz zu Intel P54- und P55-Prozessoren verfügt der AMD-KB MMX-Prozessor nicht über eine integrierte Unterstützung für Multiprozessorsysteme, einschließlich APIC. Es verfügt über kein Busprüfsignal (BUSCHK), keinen Sondenmodus und gibt keine Haltepunkt- (BP) oder Leistungsüberwachungssignale (PM) aus.

Die Stromversorgung des Kerns (VCC2 = 2,9 V für 166 und 200 MHz und VCC2 = 3,2 V für 233 MHz) und der Schnittstellenschaltungen (VCC3 = 3,3 V) ist aufgeteilt, wodurch die Verlustleistung reduziert wird, die 17,2, 20,0 und 28,3 nicht überschreitet W für Prozessoren mit Frequenzen von 166, 200 bzw. 233 MHz. Im Stop Grant-Modus wird der Verbrauch auf Hunderte Milliwatt reduziert.

Die Eingangsfrequenz beträgt 66,66 MHz, der Multiplikationsfaktor wird durch drei BF-Signale gemäß den Daten in Tabelle 13 eingestellt. Der KB-Prozessor verfügt über einen zusätzlichen Steuereingang für den BF2-Frequenzvervielfacher, der beim Pentium fehlt.

Hinsichtlich der Belegung der BF-Pins bei BF2=1 entspricht der Prozessor dem Intel Pentium MMX; um Koeffizienten von 4,5-5,5 zu erhalten, muss das Motherboard über einen dritten Jumper verfügen.

Die Architektur der Cyrix-Prozessoren geht über die fünfte Generation hinaus, und zwar in beide Richtungen. Sie verwenden eine primäre „Princeton“-Cache-Architektur (einen gemeinsamen Cache für Anweisungen und Daten) mit einigen zusätzlichen Architekturfunktionen. Ein spezieller Mechanismus (Entfernung der Datenabhängigkeit) reduziert die Anzahl der Prozessor-Pipeline-Stopps (ein „wunder Punkt“ des Pentium Pro bei 16-Bit-Anwendungen).

Cyrix 6x86 (Ml) – Prozessoren, die pin-kompatibel mit Pentium sind, aber architektonische Merkmale der sechsten Prozessorgeneration aufweisen. Dazu gehören das Umbenennen von Registern, die Ausführung von Schätzungen, die Neuordnung von Befehlen usw. Ein einheitlicher Primärcache von 16 KB wird sowohl für Befehle als auch für Daten verwendet. Zusätzlich gibt es einen 256-Byte-Befehlscache. Der Prozessor ist im Sockel 7 verbaut. Trotz der Fortschritte in der Architektur kann es vorkommen, dass Windows 95 und einige Diagnoseprogramme einen 6x86-Prozessor fälschlicherweise als 486 identifizieren. Wenn das BIOS jedoch den Cyrix-Prozessor unterstützt, identifiziert der POST-Bildschirm den Prozessortyp korrekt. Wenn Windows 95 ihn als Pentium erkennt, funktionieren Programme, die Pentium-spezifische Anweisungen verwenden, möglicherweise nicht richtig, da nicht alle dieser Anweisungen auf dem 6x86-Prozessor implementiert sind. Wie bei den Cyrix 5x86-Prozessoren gibt es die gleichen „Wachstumsschmerzen“ – einige Programme, insbesondere solche, die mit dem Clipper-System geschrieben wurden, können mit diesem Prozessor „einfrieren“. Der Punkt liegt wiederum in den Verzögerungen, die in Programmzyklen implementiert werden. Um sie zu verlängern, bietet das Unternehmen spezielle Verlangsamungsprogramme an, verfügbar unter ftp://ftp.cjnix.com/tech/pipeloop.exe. Um das 3D-Studio-Paket mit diesem Prozessor zu verwenden, sind Patchdateien unter ftp://ftp.ktx.com/download/patches/3dsr4/fast_cpu/fstcpufx.exe verfügbar.

In der Bezeichnung des Typs Cyrix 6x86-P120+ bedeutet das Element 120+ eine Leistung, die über der Leistung des Pentium 120 MHz-Prozessors liegt (P-Bewertung). Produziert werden Prozessoren mit der Leistung P120+, P133+, P150+, P166+ und P200+. Ihre Besonderheit ist ein fester Multiplikationsfaktor von zwei und geringere Kerntaktraten als bei den entsprechenden Pentium-Prozessoren. Die externen Prozessorfrequenzen betragen 50, 55, 60, 66,66 und 75 MHz, was zu einigen Problemen führt: Die 55-MHz-Frequenz (für P133+) ist nicht auf allen Motherboards verfügbar, da sie nur von einem Prozessortyp verwendet wird, und die 75-MHz-Frequenz (für P200+) wird selten unterstützt, da er für viele Motherboard-Komponenten immer noch zu hoch ist.

6x86-Prozessoren verwenden eine Stromversorgung von 3,3 (Element C016 in der Bezeichnung) oder 3,52 V (C028, C052), die Versorgungsspannung kann in der Beschriftung oder explizit angegeben werden. Der Stromverbrauch erreicht 25 W (auf dem Niveau des Pentium Pro), was höhere Anforderungen an die Prozessorkühlung und an die Verlustleistung des externen Spannungsreglers stellt. Die maximal zulässige Gehäusetemperatur beträgt +70°C. Split-powered 6x86L-Prozessoren nutzen 2,8 V zur Versorgung des Kerns und 3,3 V zur Versorgung der Schnittstellenschaltung. Hinsichtlich Verbrauch und Kühlung gibt es bei ihnen keine besonderen Probleme.

Cyrix 6x86MX ist eine verbesserte Version des Ml-Prozessors, einschließlich MMX-Unterstützung, Implementierung von Pentium-spezifischen Anweisungen (Leistungsüberwachung, Echtzeitzähler) und einem einheitlichen, auf 64 KB erweiterten Primärcache. Variable Multiplikationsfaktoren von 2, 2,5, 3 und 3,5 erleichtern die Auswahl einer externen Frequenz (Tabelle 14).

Die Prozessoren sind im Sockel 7 verbaut. Die Spannungsversorgung des Kerns beträgt 2,8 V, die Schnittstellenschaltungen 3,3 V.

Von Cyrix entwickelte und in IBM-Fabriken hergestellte Prozessoren werden unter der Marke IBM verkauft.

Tabelle 14. Frequenzen und Multiplikationsfaktoren von Cyrix-Prozessoren

CPU	Busfrequenz	Kernfrequenz	Koeffizient
6x86-Р120+	50	100	2
6x86-Р133+	55	110	2
6x86-Р150+	60	120	2
6х86-Р166+	66	133	2
6х86-Р200+	75	150	2
6x86MX-PR166GP	60	150	2,5
6x86MX-PR200GP	66	166	2,5
6x86MX-PR233GP	75	188	2,5

Der Cyrix MediaGX™-Prozessor ist ein neues Wort in der PC-Prozessorarchitektur und wurde für kostengünstige Laptop- und Desktop-Systeme entwickelt. Zusätzlich zum üblichen Kern, der den Pentium-Befehlssatz implementiert, verfügt der Prozessor über einen integrierten VGA-Grafikcontroller mit 2D-Beschleunigern, der eine einheitliche UMA-Speicherarchitektur verwendet, sowie einen Audiokanal. Der Prozessor selbst verfügt über eine dynamische Speicherschnittstelle und einen PCI-Bus. Es sollte von einem weiteren Cx5510-Kristall mit ISA, IDE-Bus-Controllern und allem Traditionellen begleitet werden System bedeutet PC- und MIDI-Anschluss.

Der Prozessor ist zusammen mit seinem Begleitkristall für den Einbau auf speziellen Motherboards konzipiert. Seit Anfang Juni 1997 sind Prozessoren mit Kernfrequenzen von 120, 133 und 150 MHz erhältlich.

Nur wenige wissen es, aber sowjetische Spezialisten und Ingenieure waren die Urheber der Entwicklung des berühmtesten Prozessors der Welt, des Intel Pentium. Die UdSSR hat einst recht ernsthafte Erfolge bei der Schaffung erzielt Computerausrüstung. Ein Beispiel hierfür ist die Serie der sowjetischen Supercomputer „Elbrus“, die in den 1970er-1990er Jahren des letzten Jahrhunderts am Institut für Feinmechanik und Computertechnologie (ITMiVT) entstanden sind; der gleiche Name wird einer Reihe von Mikroprozessoren und gegeben Systeme, die auf ihrer Basis erstellt und heute von CJSC MCST (Moskauer Zentrum für SPARC-Technologien) hergestellt werden.

Geschichte des Unternehmens Elbrus MSCT begann im Jahr 1992, als Babayan und seine Kollegen unter Beteiligung von David Dietzel, der damals bei Sun Microsystems arbeitete, das Moskauer SPARC Technology Center organisierten. Später wurden unter Beteiligung von Babayan mehrere weitere Unternehmen gegründet: Elbrus 2000, Elbrus International, die Elbrus MCST bilden.

Das Unternehmen arbeitete sowohl im Auftrag ausländischer Unternehmen: Sun, Transmeta (zu diesem Unternehmen wechselte David Dietzel schließlich) als auch im Auftrag der russischen Regierung. Dies sind zunächst die in der russischen Armee eingesetzten Elbrus 90-Mikro-Rechnersysteme, die auf ihren eigenen Prozessoren der MCST R-Serie basieren. Für ihre Entwicklung erhielten Babayan und seine Kollegen einst staatliche Auszeichnungen.

Allerdings ist die Geschichte des „Elbrus“ selbst viel länger. Der erste Computer mit diesem Namen wurde bereits 1978 am ITMiVT im erstellt. S.A. Lebedew-Akademie der Wissenschaften der UdSSR unter der Leitung von B.S. Burtsev und unter Beteiligung von Boris Babayan, einem der stellvertretenden Chefdesigner. Die Hauptkunden der Elbrus-Computer waren natürlich das Militär.

Der erste Elbrus-Computer hatte eine modulare Architektur und konnte 1 bis 10 Prozessoren enthalten, die auf Schaltkreisen mittlerer Integration basierten. Die Geschwindigkeit dieser Maschine erreichte 15 Millionen Operationen pro Sekunde. Der allen 10 Prozessoren gemeinsame Arbeitsspeicher betrug bis zu 2 hoch 20 Maschinenwörter oder, wenn wir die heute akzeptierte Notation verwenden, 64 MB. Das Interessanteste an Elbrus-1 war jedoch seine Architektur. Der in der UdSSR entwickelte Supercomputer war der weltweit erste kommerzielle Computer, der eine superskalare Architektur nutzte. Der Masseneinsatz im Ausland begann erst in den 90er Jahren des letzten Jahrhunderts mit der Markteinführung erschwinglicher Intel Pentium-Prozessoren.

Wie sich später herausstellte, gab es bereits vor Elbrus bei IBM ähnliche Entwicklungen, diese Arbeiten wurden jedoch eingestellt und führten nicht zur Schaffung eines kommerziellen Produkts. Zwar tauchten in einer Reihe von Veröffentlichungen Informationen auf, dass das Design von Elbrus auf den Entwicklungen ausländischer Unternehmen basierte. Allerdings sind die an der Entwicklung des sowjetischen Supercomputers Beteiligten mit dieser Position nicht einverstanden. In einem der Interviews mit V.S. Burtsev, der Chefdesigner von Elbrus, stellte fest, dass die Designer bei der Entwicklung des Computers versucht haben, die besten Praktiken in- und ausländischer Entwickler zu nutzen. Und die Architektur des Elbrus wurde nicht nur von Burroughs-Computern beeinflusst, sondern auch von den Entwicklungen von Unternehmen wie Hewlett-Packard sowie der Erfahrung der Entwickler von BESM-6.

Gleichzeitig war ein erheblicher Teil der Entwicklungen originell, einschließlich der superskalaren Architektur. Darüber hinaus könnten spezielle Ein-/Ausgabeprozessoren eingesetzt werden, um die Übertragung von Datenströmen zwischen Peripheriegeräten und dem Arbeitsspeicher des Computers zu organisieren. Es konnten bis zu 4 solcher Prozessoren im System vorhanden sein; sie arbeiteten parallel zum Zentralprozessor und verfügten über einen eigenen Speicher.

Der nächste Arbeitsschritt war die Entwicklung des Elbrus-2-Computers. Diese Computer gingen 1985 in Massenproduktion. Auf seine eigene Art und Weise Innenarchitektur Sie unterschieden sich nicht sehr von Elbrus-1, verwendeten jedoch eine neue Elementbasis, die eine Steigerung ermöglichte maximale Performance bis zu 125 Millionen Operationen pro Sekunde. Die RAM-Kapazität des Computers wurde auf 16 Millionen 72-Bit-Wörter oder 144 MB erhöht. Maximal Durchsatz Die I/O-Kanäle von Elbrus-2 betrugen 120 MB/s.

Diese Computer wurden in der UdSSR aktiv in Bereichen eingesetzt, die eine große Anzahl von Berechnungen erforderten, vor allem in der Verteidigungsindustrie. Die Elbrus-2-Computer wurden in Kernforschungszentren in Tscheljabinsk-70 und in Arzamas-16 am MCC betrieben; schließlich wurde dieser spezielle Komplex ab 1991 unter anderem im Raketenabwehrsystem A-135 eingesetzt militärische Einrichtungen im Land.
Zusätzlich zu den beiden oben aufgeführten Computern wurde auch der Allzweckcomputer Elbrus 1-KB hergestellt, die Kreation dieses Computers wurde 1988 fertiggestellt. Bis 1992 wurden 60 solcher Computer hergestellt. Sie basierten auf Elbrus-2-Technologien und dienten als Ersatz für veraltete BESM-6-Maschinen. Gleichzeitig bestand eine vollständige Software-Abwärtskompatibilität zwischen Elbrus 1-KB und BESM-6, die durch neue Betriebsmodi mit erhöhter Bittiefe von Zahlen und Adressen ergänzt wurde.

Die Entwicklung der Elbrus-Computer wurde von der Führung der Sowjetunion begrüßt. Für die Entwicklung von Elbrus-1 wurden viele Ingenieure mit Orden und Medaillen ausgezeichnet. Boris Babayan wurde mit dem Orden der Oktoberrevolution ausgezeichnet, sein Kollege V.V. Bardizh - Lenin-Orden. Für die Entwicklung von Elbrus-2 wurden Babayan und einige seiner Kollegen mit dem Lenin-Preis ausgezeichnet, und der Generaldesigner V.S. Burtsev und eine Reihe anderer Spezialisten - Staatspreis.

Nach Abschluss der Arbeiten am Elbrus-2-Computer begann ITMiVT mit der Entwicklung eines Computers, der auf einer grundlegend neuen Prozessorarchitektur basiert. Das Projekt, das ganz einfach „Elbrus-3“ genannt wurde, war auch ähnlichen Entwicklungen im Westen deutlich voraus. Elbrus-3 war der erste, der einen Ansatz implementierte, den Boris Babayan „post-superskalar“ nennt. Intel Itanium-Prozessoren sowie Transmeta-Chips verfügten künftig über genau diese Architektur. Es ist erwähnenswert, dass in der UdSSR 1986 mit der Arbeit an dieser Technologie begonnen wurde und Intel, Transmeta und HP erst Mitte der 1990er Jahre mit der Umsetzung von Arbeiten in diese Richtung begannen.

Leider wurde Elbrus-3 nie in Massenproduktion gebracht. Das einzige funktionierende Exemplar wurde 1994 gebaut, aber damals brauchte es niemand. Eine logische Fortsetzung der Arbeit an diesem Computer war das Erscheinen des Elbrus-2000-Prozessors, auch bekannt als E2K.

Laut Boris Artashesovich Babayan, dem Chefarchitekten der Elbrus-Supercomputerreihe, wurde die superskalare Architektur in Russland erfunden: „ 1978 stellten wir die erste superskalare Maschine her, Elbrus-1. Jetzt werden im Westen nur noch Superskalare dieser Architektur hergestellt. Der erste Superskalar erschien 1992 im Westen, unserer 1978. Darüber hinaus ähnelt die von uns erstellte Version des Superskalars dem Pentium Pro, den Intel 1995 hergestellt hat«.

Elbrus bestätigt auch seinen historischen Vorrang in Amerika. Im selben Artikel im Microprocessor Report schreibt Keith Diefendorff, Entwickler des Motorola 88110, einem der ersten westlichen superskalaren Prozessoren: „ Im Jahr 1978, fast 15 Jahre vor dem Erscheinen der ersten westlichen superskalaren Prozessoren, verwendete der Elbrus-1 einen Prozessor, der zwei Befehle pro Taktzyklus ausgab, die Reihenfolge der Befehlsausführung änderte, Register umbenannte und durch Annahme ausführte«.

Im Jahr 1991 besuchte Herr Peter Rosenbladt von Hewlett-Packard Elbrus (damals noch ITMiVT) und erhielt eine umfassende Dokumentation über Elbrus-3. Später stellte sich heraus, dass HP zu diesem Zeitpunkt ein Projekt startete, das zur gemeinsamen Entwicklung des Merced EPIC-Prozessors mit Intel führte. Seine Architektur ist der von Elbrus-3 sehr ähnlich, und die Unterschiede sind hauptsächlich auf Vereinfachungen im Intel-Mikroprozessor zurückzuführen.

Laut B.A. Babayan, Peter Rosenbladt schlug eine Zusammenarbeit mit HP vor. Aber Babayan entschied sich für Sun (das erste Treffen mit dem Sun-Management fand bereits 1989 statt). Und 1991 wurde ein Vertrag mit Sun unterzeichnet. Sun-Beamte wissen, dass Elbrus an der Entwicklung des UltraSPARC-Mikroprozessors beteiligt war und Compiler, Betriebssysteme (einschließlich Solaris), Java-Tools und Multimedia-Bibliotheken optimierte.

Das E2k-Projekt wurde ursprünglich von Sun finanziert. Jetzt ist das Projekt völlig unabhängig, das gesamte geistige Eigentum gehört Elbrus und ist durch etwa 70 US-Patente geschützt. B.A. Babayan erklärt: Wenn wir in diesem Bereich weiterhin mit Sun zusammengearbeitet hätten, wäre alles Eigentum von Sun gewesen. Obwohl 90 % der Arbeit bereits erledigt waren, bevor Sun erschien«.

Von 1992 bis 1995 arbeitete Elbrus bei Sun mit dem renommierten Mikroprozessorarchitekten Dave Dietzel. Wie B.A. sagt Babayan, „ Dann gründete Dave seine eigene Firma, Transmeta, und begann mit der Arbeit an einem Auto, das unserem sehr ähnlich war. Wir pflegen weiterhin engen Kontakt zu Ditzel. Und er möchte unbedingt mit uns zusammenarbeiten". Über das zukünftige Produkt von Transmeta ist wenig bekannt. Es handelt sich bekanntermaßen um einen VLIW/EPIC-Mikroprozessor mit geringem Stromverbrauch, die Binärkompatibilität mit x86 wird durch dynamische Übersetzung des Objektcodes gewährleistet.

E2K vs. Itanium

Der 64-Bit-Intel-Itanium-Prozessor entsprach nicht den Erwartungen und war auf dem Papier dem Elbrus-2000 deutlich unterlegen.

Von 1994 bis 1998 hörte man nichts über die Arbeit des Teams von Boris Babayan – die Russen bereiteten eine Sensation vor. Im Jahr 1998 benannten sich Babayan und Co. (rund 400 Mitarbeiter) ohne viel Aufsehen in Elbrus Company um.

Unterdessen schliefen ausländische Konkurrenten nicht. Im Jahr 1989 Jahr Intel und Hewlett-Packard haben sich zusammengetan, um einen Prozessor der neuen Generation zu entwickeln – Itanium (Codename – Merced). Itanium sollte alle neuesten Entwicklungen integrieren und zur Krone der Prozessortechnologie werden. Viele erwarteten, dass der neue Prozessor den Server-, Workstation- und vielleicht Desktop-Markt dominieren und alle anderen verdrängen würde. Die Designfrequenz von Merced betrug 800 MHz, die Wärmeableitung betrug 60 W und der L3-Cache betrug 2 bis 4 MB. Gleichzeitig musste der Prozessor auf 64-Bit umgestellt werden.

Der völlig echte R500-Prozessor von MCST war ein verblasstes Echo des vielversprechenden Elbrus-2000.

Am 25. Februar 1999 kam Tag . Die gesamte Computer-Community erstarrte vor Vorfreude. Statt der geplanten zwei Stunden sprach Babayan vier Stunden. Es wurden Fragen zur Konkurrenz westlicher Unternehmen und zu den Aussichten für den Markteintritt eines Mikroprozessors und darauf basierender Computer beantwortet. Irgendwann schockierte Boris Babayan die Öffentlichkeit, als er erklärte, dass 60 Millionen US-Dollar für die Produktion einer Testcharge von Elbrus-2000-Prozessoren nötig seien. Diese Zahl schreckte alle potenziellen Investoren ab. Natürlich waren alle Versprechen Babayans reine Theorie – es wurden keine technischen Muster oder Prototypen gezeigt.

Die Legende der Computerwelt Gordon Bell, der während seiner Arbeit bei DEC PDP- und VAX-Line-Computer entwickelte und jetzt die Forschungsabteilung von Microsoft (Telepresence Research Group) leitet, macht das Elbrus E2k-Projekt auf internationalen Konferenzen bekannt.

Sein Vortrag mit dem Titel „The Next Ten Years in Supercomputing“ eröffnete am 26. Mai 1999 das Internationale Symposium für Hochleistungsrechnen in Japan und am 10. Juni 1999 die vierzehnte Mannheimer Supercomputer-Konferenz in Deutschland. Beide Male widmete Dr. Bell einen Teil seines Vortrags der Diskussion über E2k. Auf einer Folie mit dem Titel „Russian Elbrus E2K“ stellt er eine Tabelle zur Verfügung, in der er E2k und Merced bewertet. Darüber hinaus spricht der Vergleich eindeutig nicht für Intels Idee.

Nachfolgend finden Sie eine Tabelle aus dem Bericht von Gordon Bell.

Mikroprozessor	E2K	Merced
Taktfrequenz, GHz	1.2	0.8
Leistung, SPECint95 / SPECfp95	135 / 350	45 / 70
Kristallgröße, mm2	126	300
Energieverbrauch, Watt	35	60
Busbandbreite, GB/Sek	15	n / A
Caches (KB)	64 / 256	n / A
Spitzenleistung, GFLOPS	10.2	n / A
Geplanter Lieferbeginn	4. Quartal 2001	n / A

Gordon Bell (www.research.microsoft.com/users/gbell/b io.htm) ist nicht nur ein leitender Microsoft-Mitarbeiter, sondern auch ein einflussreicher Berater und Unternehmer in der Computerwelt. Er gründete mehrere private Unternehmen, die vielversprechende Technologien entwickelten.

Die deklarierten Eigenschaften waren derweil beeindruckend. Das Unternehmen Elbrus versprach einen Prozessor mit einer Frequenz von 1,2 GHz, dessen Leistung 8,9 Milliarden Operationen pro Sekunde betrug. Darüber hinaus berechneten die Entwickler, dass E2K Merced in SPECint95/fp95-Tests dreimal übertreffen sollte. Gleichzeitig betrug die Kristallfläche nur 126 mm2 bei einer Wärmeableitung von 35 W, während Merced 300 mm2 einnahm und seine Wärmeableitung 60 W betrug.

Das russische Unternehmen hatte große Pläne für die Serienproduktion dieses Prozessors, der zeitgleich oder sogar früher in Serie gehen sollte als Itanium. Doch mangels der erforderlichen Investitionen wurden alle diese Pläne nicht umgesetzt und blieben auf dem Papier.

Russische Spur in Prozessoren Intel

Wladimir Pentkowski– ist ein herausragender russisch-amerikanischer Wissenschaftler, Doktor der technischen Wissenschaften, der sein Studium an der Fakultät des Moskauer Instituts für Physik und Technologie abgeschlossen hat. Er war direkt an der Entwicklung der Pentium III-, Core 2 Duo-, HAL9000- und Matrix-Prozessoren beteiligt und ist Entwickler der Hochprogrammiersprache El-76, die in Elbrus-Computern verwendet wurde. Seit 1970 arbeitete er am Institut für Feinmechanik und Informatik, wo es ihm gelang, an der Entwicklung der Supercomputer Elbrus-1 und Elbrus-2 mitzuwirken. 1986 leitete Pentkovsky die Arbeiten zur Entwicklung eines 32-Bit-El-90-Prozessors für Elbrus-3.

1987 war die Arbeit an der Architektur des neuen Mikroprozessors abgeschlossen und 1990 wurden die ersten Prototypen veröffentlicht. Im Jahr 1991 begann er mit der Entwicklung des El-91S als Grundlage vorherige Version Prozessor, aber die Finanzierung dieses Projekts wurde aufgrund des Zusammenbruchs des Landes eingestellt. Natürlich konnte ein Spezialist dieses Niveaus nicht verschwinden. Bereits 1989 reiste Vladimir Pentkovsky im Rahmen eines Erfahrungsaustauschprogramms in die USA zum Intel-Forschungszentrum. Seit 1993 begann er bei Intel zu arbeiten und wurde einer der führenden Ingenieure; die Entwicklung der berühmten Pentium-Prozessoren erfolgte unter seiner direkten Beteiligung. Die Präsentation des Pentium-Prozessors fand am 22. März 1993 statt und etwa einige Monate später erschienen die ersten auf dieser Basis gebauten Computer.

Vladimir Pentkovsky ist einer der Autoren der Vektor-Befehlserweiterung (SIMD) SSE, die erstmals in Pentium-III-Prozessoren verwendet wurde. Er ist Autor von mehr als 50 verschiedenen Patenten, von denen viele noch immer verwendet werden moderne Prozessoren. IN Intel-Prozessoren Vladimir Pentkovsky setzte das in Russland erworbene Wissen in die Praxis um und dachte bei der Entwicklung von Modellen direkt an viele Dinge. 1995 stellte das amerikanische Unternehmen ein fortschrittlicheres Produkt vor, den Pentium Pro, der in seinen Eigenschaften dem El-90-Prozessor ähnelte. Vladimir Pentkovsky gilt als der Hauptarchitekt dieses Prozessors.

Derzeit arbeitet Pentkovsky weiterhin bei Intel. Der Prozessor, auf dem Ihr PC oder Laptop wahrscheinlich läuft, hat also möglicherweise russische Wurzeln und hätte sogar in unserem Land hergestellt werden können, wenn nicht die berüchtigten Ereignisse von 1991 und ihre Folgen gewesen wären.

Elbrus lebt noch

Obwohl die UdSSR zusammenbrach, ist die Marke Elbrus immer noch lebendig. Prozessoren und fertige Lösungen Auf ihrer Grundlage wirbt die Firma MCST heute auf dem Markt. Heutzutage sind MCST-Computer hauptsächlich für folgende Zwecke bestimmt: Militärabteilungen Russlands, der GUS- und BRIC-Staaten; zivile Fertigungsindustrie; Radar für zivile Zwecke (Land-, See- und Lufttransport). Für Unternehmen und Zivilisten, die besonders zuverlässige und sichere Computer benötigen. Die Computer des Unternehmens verfügen je nach Anforderung über unterschiedliche Bauformen und unterschiedliche Schutzklassen. Alle verfügen über Unterstützung oder die Möglichkeit, mit GPS und GLONASS zu arbeiten, je nach den Bedürfnissen des Gerätekäufers.

Das Unternehmen vermarktet derzeit seine beiden wichtigsten Mikroprozessoren und darauf basierende Geräte. Der erste ist Elbrus-2C+, dem ersten Hybrid-Hochleistungsprozessor von MCST. Der Prozessor enthält zwei Elbrus-Architekturkerne und vier Elvis-DSP-Kerne (Digital Signal Processor). Der Haupteinsatzbereich sind digitale intelligente Signalverarbeitungssysteme, zu denen Bildanalysatoren, Radare und andere ähnliche Geräte gehören.

Das zweite Produkt ist der Mikroprozessor MCST R1000 (Projektname MCST-4R) – ein Vierkernmodell, das auf einem Chip mit einer 64-Bit-SPARC v.9-Architektur basiert. Der Prozessor arbeitet mit einer Frequenz von 1 GHz bei technologischen Fertigungsstandards von 90 nm. Jeder seiner Kerne ist in der Lage, bis zu 2 Befehle pro Taktzyklus zu dekodieren und zur Ausführung zu senden. Der Prozessor unterstützt zusätzliche Anweisungen zur Durchführung gepackter und kombinierter Operationen sowie die Vektorerweiterungen VIS1 und VIS2.

Im Dezember 2012 wurden die ersten russischen Prozessoren freigegeben und in eine Testcharge von Kraftway-Monoblöcken aufgenommen. Die Prozessoren in diesen Monoblöcken heißen „Elbrus“, also ein rein russischer Name. Dies sagte der Generaldirektor des MCST-Unternehmens, das Prozessoren entwickelt, Alexander Kim, gegenüber CNews.

Pläne zur Produktion solcher Personalcomputer mit russischen Prozessoren wurden bereits im Juli 2012 angekündigt. Dann teilten sie den Unternehmen MCST und Kraftway mit, dass geplant sei, als Basis einen komplett fertigen Kraftway Studio-Monoblock zu nehmen, der ein Touch-Display enthält, und diesen mit einem kleinen auszustatten Hauptplatine, das „Monocube“ heißt, eine Entwicklung des MCST-Unternehmens ist und einen eingebauten Elbrus-2C+-Prozessor enthält. Dieser Prozessor verfügt über zwei Kerne, die auf der Elbrus-Architektur basieren und eine Frequenz von 500 MHz haben, und enthält außerdem 4 vom Elvis Scientific and Production Center entwickelte DSP-Kerne, die eine Leistung von 28 GFlops haben.

Nach Angaben des CEO Alexander Kim wird das Volumen der ersten Seriencharge solcher Personalcomputer 50 Stück betragen. Und die Firma MCST bestellte die Module selbst bei der Produktionsfirma Altonika in Selenograd.

Der Generaldirektor berichtet außerdem, dass diese Module 1-2 Monate lang getestet werden, um ihre Produktionsqualität festzustellen.

Wenn die Tests dieser Module erfolgreich verlaufen, plant das MCST-Unternehmen, seinen nächsten Auftrag zur Produktion von Motherboards mit Elbrus-Prozessoren in Höhe von 1000 zu erteilen.

Alexander Kim behauptet, dass das Interesse an diesen Computern groß sei und diese Charge von 1000 Geräten ziemlich schnell ausverkauft sein dürfte. Interesse an Computern Russische Produktion, mit russischen Prozessoren, werden hauptsächlich von Organisationen im Verteidigungssektor verwendet. Der Generaldirektor des MCST-Unternehmens sagt nicht, um welche Organisationen es sich handelt.

Ich möchte auch darauf hinweisen, dass Elbrus-Prozessoren noch nie zuvor in Computern verwendet wurden normale Benutzer. Der Hauptabsatzmarkt für diese Prozessoren war, wie bereits erwähnt, der Verteidigungssektor. Sie beliefern diese Branchen mit sogenannten Industrial Computing Systemen. Diese Systeme werden gut in der Luftverteidigung eingesetzt. Das Unternehmen MCST verfügt außerdem über einen sicheren Laptop, der unter „rauen“ Bedingungen eingesetzt werden kann.

Die Firma MCST berichtet, dass sie gemeinsam mit der Firma Kraftway die Herstellung solcher Computer für den Normalbürger demonstrieren will.

oder zum Beispiel. Oder weiß vielleicht jemand nicht, wie es ausgegangen ist? Der Originalartikel ist auf der Website InfoGlaz.rf Link zum Artikel, aus dem diese Kopie erstellt wurde -